将WLCSP部件嵌入到E-WLB和E-PLB中的方法技术

本发明专利技术的实施例包括多管芯封装和制造此类多管芯封装的方法。在实施例中，模制层具有第一表面和与第一表面相反的第二表面。各自具有可焊接端子的一个或多个第一电部件被定向成面向模制层的第一表面。模制层还可具有一个或多个第二电部件，一个或多个第二电部件各自具有定向成面向模制层的第二表面的第二类型的端子。实施例还可包括形成于模制层的第一表面和模制层的第二表面之间的一个或多个导电通孔。因此，可形成从模制层的第二表面到定向成面向模制层的第一表面的第一电部件的电连接。

【技术实现步骤摘要】
【国外来华专利技术】专利
多个实施例一般涉及半导体器件。更具体地，多个实施例涉及用于封装半导体器件的方法和装置。专利技术背景为了最小化移动产品(诸如移动通信设备和可穿戴式设备)中使用的电子部件所需的空间，可使用在封装中的多管芯系统(SiP)。在SiP封装中，具有不同功能的多个有源电子部件可被包括在单个封装中。例如，有源电子部件可包括具有集成电路(诸如，晶体管、二极管等等)的一个或多个半导体管芯。SiP还可包括一个或多个无源电子部件，诸如，电阻器、电容器、集成无源器件(IPD)等等。通常，组装SiP的实体不制造集成到SiP中的电子部件的每一个。从外部源获得的电子部件通常是以预封装的形式被接收。当使用某些封装工艺时，这些预封装部件可能不适于集成到SiP中。例如，SiP可通过嵌入式晶圆级球栅阵列(e-WLB)或嵌入式面板级球栅阵列(e-PLB)工艺形成。在此类封装中，在多个有源和无源电子部件周围形成模制层以形成重组晶片或重组面板。可然后在模制层的表面上形成重分布层以允许到终端的互连扇出超过电组件的边缘。在e-WLB和e-PLB封装中，电子部件通常利用金、铝、或铜端子。然而，当从外部源以预封装的形式接收部件时，并不总是能够获得具有铜、铝、或金端子的期望的电子部件。作为替代，预封装电子部件可包括可焊接端子，诸如，焊球。可焊接材料(诸如，锡基焊料)的使用可降低SiP的可靠性。器件的可靠性的降低可由可焊接端子处的金属间化合物(IMC)的形成导致。例如，在其中再分布层(诸如铜再分布层)与可焊接端子接触的高温操作期间，铜可扩散到焊料中并产生IMC。IMC的体积低于
焊料的体积并且可在端子中产生孔隙或导致端子开裂。此外，焊料材料的体积将在回流操作期间增加达原始体积的低个位数百分比值。当焊料端子嵌入到模制层中时，体积的这种增加将导致封装开裂，除非在焊料材料和模制层之间存在极好的粘附力。附图说明图1A是根据本专利技术实施例的包括基本相同厚度的预封装部件的器件封装的截面图。图1B是根据本专利技术实施例的包括不同厚度的预封装部件的器件封装的截面图。图2A-2H是根据本专利技术实施例的描绘了可用于形成封装的各种处理操作的截面图。图3是根据本专利技术实施例的在晶圆级形成于模制层中的多个器件封装的示意平面图。图4A-4D是根据本专利技术的附加实施例的描绘了可用于形成封装的各种处理操作的截面图。图5示出根据本专利技术实施例的利用半导体封装的计算机系统的示意框图。专利技术详细描述本专利技术的多个实施例包括器件封装和形成此类器件封装的方法。在以下的描述中，阐述了很多具体细节，诸如具体材料和处理操作，以提供对本专利技术实施例的透彻理解。将对本领域技术人员明显的是，没有这些具体细节也可实践本专利技术的实施例。在其他实例中，没有详细描述诸如半导体管芯的集成电路之类的公知的特征，以便不会不必要地混淆本专利技术的实施例。此外，要理解，附图中示出的各实施例是说明性表示并且不一定按比例绘出。本专利技术的实施例允许将预封装电子部件集成到采用e-WLB或e-PLB工艺形成的多管芯封装(诸如SiP)中。通过定向预封装部件使得可焊接端子
在各个处理操作期间被隔离和被保护来克服上述由于在可焊接端子中形成IMC所引起的可靠性问题。在实施例中，可焊接端子被嵌入在模制层中并且被定向成面对模制层的第一表面，然而具有不易受IMC形成的影响的端子的电子部件被定向成使得端子沿着模制层的第二表面被暴露。在已处理第二表面形成重分布层之后，可使模制层的第一表面凹入(recessed)以暴露可焊接端子。现参照图1A，示出了根据本专利技术实施例的器件封装100。根据实施例，器件封装100是多管芯封装，该多管芯封装包括具有嵌入在模制层140中的可焊接端子122的一个或多个预封装部件120。预封装部件120被定向成使得端子122面向模制层140的第一表面141。中所示的实施例中所示，器件封装100具有两个预封装部件120，但多个实施例不限于此类配置。例如，器件封装100可包括一个或多个预封装部件120。根据实施例，预封装部件120可以是有源和/或无源电子部件。例如，有源部件可以是具有包括晶体管、二极管等等的集成电路的半导体管芯。在多个实施例中，有源电子部件可以是微处理器、芯片组部件、图形处理器、模拟器件、射频集成电路(RFIC)等等。无源部件可包括电阻器、电容器等、或IPD。在具有两个预封装部件120的实施例中，每个预封装部件可具有不同功能。例如，第一预封装部件120A可包括RFIC以及第二预封装部件120B可以是模拟器件。在附加的实施例中，第一预封装部件120A可以是微处理器以及第二预封装部件120B可以是图形处理器。根据附加实施例，两个或两个以上预封装部件120可提供基本相同的功能。本专利技术的实施例包括预封装部件120，预封装部件120具有采用易受金属间化合物的形成影响的材料形成的可焊接端子122。例如，可焊接端子122可以是锡基焊料。根据实施例，预封装部件120可以是利用可焊接端子的任何封装类型。作为示例，预封装部件120可以是晶圆级芯片规模封装(WLCSP)。图1A所示的可焊接端子122是焊球，但也可使用其他可焊接端子类型。例如，可焊接端子可以是受控塌陷芯片连接(C4)凸块(bump)、焊盘网格阵列(LGA)等等。器件封装100还可包括设置在模制层140内的一个或多个电子部件
130。电子部件130被定向成使得端子132面对模制层140的与第一表面141相反的第二表面142。同样，可焊接端子122和第二类型的端子132沿着模制层140的不同表面被暴露。本专利技术的实施例可包括部件130，部件130是有源和/或无源电子部件。如图1A所示，存在三个电子部件130，但实施例不限于此类配置。根据实施例，部件130具有不易受IMC形成影响的第二类型的端子132。例如，第二类型的端子132可以是在回流温度下不融化的高熔点导电材料。在实施例中，第二类型的端子132可包括一层或多层导电材料。作为示例，第二类型的端子可以是铜、铝、铜铝合金、金、铜或金的合金、或不易受IMC形成影响的其他金属或合金。在本专利技术的实施例中，部件130是不经封装的部件。然而，当封装包括第二类型的端子132的使用时，实施例可包括预封装部件130，像扁平无引线(QFN)封装。根据实施例，封装100可进一步包括穿过模制层140形成的一个或多个导电通孔。在实施例中，一个或多个导电通孔可以是采用诸如铜之类的导电材料填充的激光钻孔式通孔、穿塑孔(TMV)、通孔棒(via bar)或它们的任何组合。图1A中示出了包括通孔棒115的使用的实施例。一个或多个通孔棒115提供在模制层140的第一表面141和第二表面142之间的导电路径。同样，朝向第一表面141定向的可焊接端子122可电耦合至模制层的第二表面142。因此，到基板145的电连接(诸如，印刷电路板(PCB))可由面对第一表面141的可焊接端子122和由面对模制层140的第二表面142的第二类型的端子132形成。通孔棒115可以是包括穿过芯层116形成的一个或多个导电通孔118的预制造通孔。芯层116可以是层叠电介质的、环氧树脂基或环氧树脂共混基的硅或陶瓷材料。例如，在实施例中，芯可采用填料颗粒填充，诸如，硅或玻璃填本文档来自技高网...

【技术保护点】
一种多管芯封装，包括：模制层，所述模制层具有第一表面和与第一表面相反的第二表面；一个或多个第一电部件，其中第一电部件的每一个具有定向成面向所述模制层的第一表面的可焊接端子；以及一个或多个第二电部件，其中第二电部件的每一个具有定向成面向所述模制层的第二表面的第二类型的端子。

【技术特征摘要】
【国外来华专利技术】1.一种多管芯封装，包括：模制层，所述模制层具有第一表面和与第一表面相反的第二表面；一个或多个第一电部件，其中第一电部件的每一个具有定向成面向所述模制层的第一表面的可焊接端子；以及一个或多个第二电部件，其中第二电部件的每一个具有定向成面向所述模制层的第二表面的第二类型的端子。2.如权利要求1所述的多管芯封装，其特征在于，所述可焊接端子是锡基焊料，以及所述第二类型的端子是铜、金、或铝。3.如权利要求1所述的多管芯封装，其特征在于，进一步包括形成于所述模制层的第二表面之上的重分布层，所述重分布层电耦合至所述第二类型的端子中的一个或多个。4.如权利要求3所述的多管芯封装，其特征在于，进一步包括形成于所述重分布层和所述模制层的第二表面之间的电介质层。5.如权利要求3所述的多管芯封装，其特征在于，进一步包括形成于所述重分布层的多个部分上的阻焊层。6.如权利要求1所述的多管芯封装，其特征在于，进一步包括形成于所述模制层的第一表面和所述模制层的第二表面之间的一个或多个导电通孔。7.如权利要求6所述的多管芯封装，其特征在于，所述一个或多个导电通孔是通孔棒，其中所述通孔棒包括：第一焊盘垫，所述第一焊盘垫具有与所述模制层的第一表面基本共面的表面；第二焊盘垫，所述第二焊盘垫具有基本与所述模制层的第二表面基本共面的表面；芯层，所述芯层设置在所述第一和第二焊盘垫之间；以及一个或多个通孔，所述一个或多个通孔穿过所述芯层形成，所述一个或多个通孔电耦合所述第一和第二焊盘垫。8.如权利要求6所述的多管芯封装，其特征在于，进一步包括第二封装，所述第二封装通过焊球电且机械地耦合至所述第一电部件中的一个或多个和所述导电通孔中的一个或多个。9.如权利要求8所述的多管芯封装，其特征在于，所述封装通过一个或多个焊球电且机械地耦合至基板，并且其中所述第一电部件通过所述第二封装和所述导电通孔中的一个或多个电耦合至所述基板。10.如权利要求6所述的多管芯封装，其特征在于，进一步包括形成于所述模制层的第一表面之上的第二重分布层，所述第二重分布层将一个或多个可焊接端子电耦合至一个或多个导电通孔。11.如权利要求1所述的多管芯封装，其特征在于，所述第一电部件是预封装部件。12.如权利要求11所述的多管芯封装，其特征在于，所述第一电部件中的一个或多个是晶圆级芯片级封装。13.如权利要求1所述的多管芯封装，其特征在于，所述一个或多个第一电部件为基本相同厚度。14.如权利要求1所述的多管芯封装，其特征在于，所述一个或多个第一电部件中的至少一个比其他第一电部件薄。15.如权利要求14所述的多管芯封装，其特征在于，从模制层的第一表面形成开口以暴露较薄的第一电部件的可焊接端子。16.一种形成多管芯封装的方法，包括：将一个或多个第一电部件安装在模制载体上，其中所述第一电部件具有背对所述模制载体的可焊接端子；将一个或多个第二电部件安装在...

【专利技术属性】
技术研发人员：V·K·奈尔，T·迈耶，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US