基于FPGA的曼彻斯特码的编解码器制造技术

本实用新型专利技术提供一种基于FPGA的曼彻斯特码的编解码器，所述编码器包括：第一数据接收单元、移位寄存单元、编码时钟、编码处理单元、同步字头信息添加单元及校验位添加单元。本实用新型专利技术充分利用FPGA的并行处理能力，能够同时对多路仪表的数据进行编解码，从而能够有效地保障数据的传输速率；通过在编解码过程中使用CRC校验及奇偶校验，可以保证传输数据的准确性。

【技术实现步骤摘要】

本技术涉及工业智能制造领域，特别是涉及一种基于FPGA的曼彻斯特码的编解码器。
技术介绍
现场总线技术以其高度的开放性、更高额传输精度和可互操作性在工业自动化领域获得了越来越多的应用。在传统工业领域，下层仪表通过现场总线的方式与控制系统进行通讯，总线常采用菊花链式的拓扑结构，控制系统通过总线上的曼彻斯特码获取仪表上传的各种信息。由于这种两线制通讯方式所有仪表共享总线，一旦总线出现问题可能造成整个通讯网络的崩溃。同时其传输速率低(仅为31.25kps)，随着总线负载仪表的增多其传输距离逐渐下降。针对现行的两线制通讯的缺陷，一种改进思路为将下层多个仪表的数据通过一个网关进行汇聚，网关和仪表之间采用点对点的通讯方式。由于网关汇聚了多路仪表上传的信息，如何保证数据能够快速无误的传送到控制系统，是一个亟待解决的问题。
技术实现思路
鉴于以上所述现有技术的缺点，本技术的目的在于提供一种基于FPGA的曼彻斯特码的编码方法，充分利用FPGA的并行处理能力，能够同时对多路仪表的数据进行编解码，从而保障数据能够快速无误的通过现场总线传输。为实现上述目的的他相关目的，本技术提供一种基于FPGA的曼彻斯特码的编码器，所述编码器包括：第一数据接收单元、移位寄存单元、编码时钟、编码处理单元、同步字头信息添加单元及校验位添加单元；所述第一数据接收单元与数据发送端及所述移位寄存单元电连接，适于接收原始二进制数据，并将接收的所述原始二进制数据传输至所述移位寄存单元存储；所述编码时钟适于获取位率时钟信号；所述编码处理单元与所述移位寄存单元、所述编码时钟及所述同步字头信息添加单元电连接，适于将所述位率时钟信号及所述原始二进制数据异或得到曼彻斯特码的数据位，并将得到的所述曼彻斯特码的数据位发送至所述同步字头信息添加单元；所述同步字头信息添加单元适于在所述曼彻斯特码的数据位的前面添加同步字头信息；所述校验位添加单元适于在添加了所述同步字头信息的曼彻斯特码的数据位的后面添加
CRC校验位及奇偶校验位。作为本技术的基于FPGA的曼彻斯特码的编码器的一种优选方案，所述编码器还包括第一数据输出单元，适于将得到的曼彻斯特码输出。本技术还提供一种基于FPGA的曼彻斯特码的解码器，所述解码器包括：第二数据接收单元、高频时钟、解码处理单元、CRC校验单元及奇偶校验单元；所述第二数据接收单元适于接收如上述任一方案中所述的编码器生成的的曼彻斯特码，所述曼彻斯特码包括同步字头信息、数据位、CRC校验位及奇偶校验位；所述高频时钟适于检测所述曼彻斯特码中的所述同步字头信息；所述解码处理单元适于对曼彻斯特码的数据位进行解码，并得到二进制码；所述CRC校验单元适于对解码得到的所述二进制码进行CRC校验；所述奇偶校验单元适于对解码得到的所述二进制码进行奇偶校验。作为本技术的基于FPGA的曼彻斯特码的解码器的一种优选方案，所述解码器还包括第二数据输出单元，适于将校验后的二进制码输出。本技术还提供一种基于FPGA的曼彻斯特码的编解码器，所述编解码器包括：编码器及解码器；所述编码器包括：第一数据接收单元、移位寄存单元、编码时钟、编码处理单元、同步字头信息添加单元及校验位添加单元；所述第一数据接收单元与数据发送端及所述移位寄存单元电连接，适于接收原始二进制数据，并将接收的所述原始二进制数据传输至所述移位寄存单元存储；所述编码时钟适于获取位率时钟信号；所述编码处理单元与所述移位寄存单元、所述编码时钟及所述同步字头信息添加单元电连接，适于将所述位率时钟信号及所述原始二进制数据异或得到曼彻斯特码的数据位，并将得到的所述曼彻斯特码的数据位发送至所述同步字头信息添加单元；所述同步字头信息添加单元适于在所述曼彻斯特码的数据位的前面添加同步字头信息；所述校验位添加单元适于在添加了所述同步字头信息的曼彻斯特码的数据位的后面添加CRC校验位及奇偶校验位；所述解码器包括：第二数据接收单元、高频时钟、解码处理单元、CRC校验单元及奇偶校验单元；所述第二数据接收单元适于接收所述编码器生成的曼彻斯特码，所述曼彻斯特码包括同步字头信息、数据位、CRC校验位及奇偶校验位；所述高频时钟适于检测所述曼彻斯特码中的所述同步字头信息；所述解码处理单元适于对曼彻斯特码的数据位进行解码，并得到二进制码；所述CRC校验单元适于对解码得到的所述二进制码进行CRC校验；所述奇偶校验单元适于对解码得到的所述二进制码进行奇偶校验。作为本技术的基于FPGA的曼彻斯特码的编解码器的一种优选方案，所述编码器还包括第一数据输出单元，适于将得到的曼彻斯特码传输给所述解码器；所述解码器还包括第二数据输出单元，适于将校验后的二进制码输出。如上所述，本技术的基于FPGA的曼彻斯特码的编解码器，具有以下有益效果：本技术充分利用FPGA的并行处理能力，能够同时对多路仪表的数据进行编解码，从而能够有效地保障数据的传输速率；通过在编解码过程中使用CRC校验及奇偶校验，可以保证传输数据的准确性；同时，本技术的基于FPGA的曼彻斯特码的编解码器可应用于现场总线，不仅可以显著提高现场总线的传输速率(可达到100kbps以上)，还可以使得现场总线的传输速率具有可变性，可以满足下层不同仪表的要求，大大提高了其普遍适用性。附图说明图1显示为本技术实施例一中提供的基于FPGA的曼彻斯特码的编码器的结构示意图。图2显示为本技术实施例二中提供的基于FPGA的曼彻斯特码的编码方法的流程图。图3显示为本技术实施例三中提供的基于FPGA的曼彻斯特码的解码器的结构示意图。图4显示为本技术实施例四中提供的基于FPGA的曼彻斯特码的解码方法的流程图。图5显示为本技术实施例五中提供的基于FPGA的曼彻斯特码的编解码器的结构示意图。元件标号说明1 编码器11 第一数据接收单元12 移位寄存单元13 编码时钟14 编码处理单元15 同步字头信息添加单元16 校验位添加单元17 第一数据输出单元2 解码器21 第二数据接收单元22 高频时钟23 解码处理单元24 CRC校验单元25 奇偶校验单元26 第二数据输出单元具体实施方式以下通过特定的具体实例说明本技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本技术的其他优点与功效。本技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本技术的精神下进行各种修饰或改变。请参阅图1至图5需要说明的是，本实施例中所提供的图示仅以示意方式说明本技术的基本构想，虽图示中仅显示与本技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。实施例一请参阅图1，本技术提供一种基于FPGA(Field-Programmable Gate Array，现场可编程门阵列)的曼彻斯特码的编码器，所述编码器1包括：第一数据接收单元11、移位寄存单元12、编码时钟13、编码处理单元14、同步字头信息添加单元15及校验位添加单元16；所述第一数据接收单元11与数据发送本文档来自技高网...

【技术保护点】
一种基于FPGA的曼彻斯特码的编码器，其特征在于，所述编码器包括：第一数据接收单元、移位寄存单元、编码时钟、编码处理单元、同步字头信息添加单元及校验位添加单元；所述第一数据接收单元与数据发送端及所述移位寄存单元电连接，适于接收原始二进制数据，并将接收的所述原始二进制数据传输至所述移位寄存单元存储；所述编码时钟适于获取位率时钟信号；所述编码处理单元与所述移位寄存单元、所述编码时钟及所述同步字头信息添加单元电连接，适于将所述位率时钟信号及所述原始二进制数据异或得到曼彻斯特码的数据位，并将得到的所述曼彻斯特码的数据位发送至所述同步字头信息添加单元；所述同步字头信息添加单元适于在所述曼彻斯特码的数据位的前面添加同步字头信息；所述校验位添加单元适于在添加了所述同步字头信息的曼彻斯特码的数据位的后面添加CRC校验位及奇偶校验位。

【技术特征摘要】
1.一种基于FPGA的曼彻斯特码的编码器，其特征在于，所述编码器包括：第一数据接收单元、移位寄存单元、编码时钟、编码处理单元、同步字头信息添加单元及校验位添加单元；所述第一数据接收单元与数据发送端及所述移位寄存单元电连接，适于接收原始二进制数据，并将接收的所述原始二进制数据传输至所述移位寄存单元存储；所述编码时钟适于获取位率时钟信号；所述编码处理单元与所述移位寄存单元、所述编码时钟及所述同步字头信息添加单元电连接，适于将所述位率时钟信号及所述原始二进制数据异或得到曼彻斯特码的数据位，并将得到的所述曼彻斯特码的数据位发送至所述同步字头信息添加单元；所述同步字头信息添加单元适于在所述曼彻斯特码的数据位的前面添加同步字头信息；所述校验位添加单元适于在添加了所述同步字头信息的曼彻斯特码的数据位的后面添加CRC校验位及奇偶校验位。2.根据权利要求1所述的基于FPGA的曼彻斯特码的编码器，其特征在于：所述编码器还包括第一数据输出单元，适于将得到的曼彻斯特码输出。3.一种基于FPGA的曼彻斯特码的解码器，其特征在于，所述解码器包括：第二数据接收单元、高频时钟、解码处理单元、CRC校验单元及奇偶校验单元；所述第二数据接收单元适于接收如权利要求1或2所述的编码器生成的曼彻斯特码，所述曼彻斯特码包括同步字头信息、数据位、CRC校验位及奇偶校验位；所述高频时钟适于检测所述曼彻斯特码中的所述同步字头信息；所述解码处理单元适于对曼彻斯特码的数据位进行解码，并得到二进制码；所述CRC校验单元适于对解码得到的所述二进制码进行CRC校验；所述奇偶校验单元适于对解码得到的所述二进制码进行奇偶校验。4.根据权利要求3所述的基于FPGA的曼彻斯特码的解码器，其特征在于：所述解码器还包括...

【专利技术属性】
技术研发人员：张椅，
申请(专利权)人：重庆川仪自动化股份有限公司，
类型：新型
国别省市：重庆;50