一种超低功耗半导体功率器件及制备方法技术

本发明专利技术公开了一种光刻层数少、工艺简单的超低功耗半导体功率器件，包括：半导体基板，半导体基板上设置有元胞区和终端保护区，元胞区中设置有元胞，其结构包括：元胞沟槽，元胞沟槽中设置有上部导电多晶硅层和下部导电多晶硅层，上部导电多晶硅层的两侧为对称设置在下部导电多晶硅层两侧的伸出部，形成帽状结构；终端保护区上设置有至少两个分压环和至少一个截止环，靠近元胞区的分压沟槽中的导电多晶硅层与器件的源极电性相连，其余的分压沟槽内的导电多晶硅层浮置。本发明专利技术还公开了一种可用于制造上述超低功耗半导体功率器件的方法。

【技术实现步骤摘要】

本专利技术涉及到半导体功率器及其制备方法，尤其涉及到一种超低功耗半导体功率器件及其制备方法。
技术介绍
业内人士都知道，沟槽功率器件具有高集成度、导通电阻低、开关速度快和开关损耗小的特点，被广泛应用于各类电源管理及开关转换电路中。随着我国对节能减排越来越重视，对功率器件的损耗及转换效率要求也越来越高。其中，导通损耗主要受导通电阻的影响，特征导通电阻越小，导通损耗越小；而开关损耗主要受栅极电荷影响，栅极电荷越小，开关损耗也越小。因此，降低导通电阻和栅极电荷是降低功率器件功耗的两个有效途径，通过降低功率器件的功耗可以更加高效地使用能源。在半导体功率器件的制备过程中，降低特征导通电阻通常有两种方法：一是通过提高单胞密度，增加单胞的总有效宽度。但是，单胞密度提高后，相应的栅电荷会增加，无法做到既降低导通电阻又降低栅电荷；二是通过提高外延片掺杂浓度、减小外延层厚度来实现，但会降低源漏极之间的击穿电压。美国专利：US20080042172A和中国专利201110241526.5中公开的一种沟槽型双层栅功率场效应管(Split Gate MOSFET)较为成功地解决了上述问题，该沟槽型双层栅功率场效应管通过在沟槽下部集成一个与源极短接的屏蔽栅的场板效应来提高击穿电压，使得在相同击穿电压下，可以通过增大硅外延层的掺杂浓度来降低功率器件的导通电阻，从而降低工作时的导通功耗。这样，该沟槽型双层栅功率场效应管在降低导通电阻(RDSON)的同时，又能减少栅极电荷，从而降低其开关损耗。然而，美中不足的是由于在器件结构中引入了屏蔽栅的场板
结构，器件结构及工艺更为复杂，导致工艺层次增加，目前主要是采用7层光刻工艺来实现。而且，其终端保护环上采取屏蔽栅极与源极相连，在反向耐压时电场主要集中在靠近元胞区的第一个保护环内侧，导致耐压偏低。
技术实现思路
本专利技术所要解决的技术问题是：提供一种光刻层数少、工艺简单的超低功耗半导体功率器件。为解决上述技术问题，本专利技术采用的技术方案为：一种超低功耗半导体功率器件，包括：半导体基板，半导体基板包括第一导电类型衬底及设置在第一导电类型衬底上的第一导电类型外延层，第一导电类型外延层的表面为第一主面，第一导电类型衬底的表面为第二主面；第一主面包括设置有元胞的元胞区以及位于元胞区的外围的终端保护区；所述元胞的具体结构包括：开设在元胞区的第一沟槽即元胞沟槽，元胞沟槽中设置有上部导电多晶硅层和下部导电多晶硅层，上部导电多晶硅层的两侧为对称设置在下部导电多晶硅层两侧的伸出部，形成帽状结构；上、下部导电多晶硅层之间设置有第二绝缘栅氧化层，上部导电多晶硅层两侧的侧面与元胞沟槽之间设置有第一绝缘栅氧化层，上部导电多晶硅层两侧的底面与元胞沟槽之间设置有绝缘氧化层；所述的终端保护区上设置有至少两个分压环和位于分压环外围的至少一个截止环，所述分压环的具体结构包括：开设在终端保护区上的第一沟槽即分压沟槽，分压沟槽中设置有导电多晶硅层以及用于将该导电多晶硅层与分压沟槽隔离的绝缘氧化层，该导电多晶硅层的顶面不高于所述的第一主面，靠近元胞区的第一个分压沟槽内的导电多晶硅层与所述器件的源极电性相连，其余的分压沟槽内的导电多晶硅层浮置。作为一种优选方案，在所述的超低功耗半导体功率器件中，所述的第一绝缘栅氧化层的厚度在0.02-0.1微米之间，第二绝缘栅氧化层的厚度是第一绝缘栅氧化层的1.2-2倍。作为一种优选方案，在所述的超低功耗半导体功率器件中，所述第一沟槽的深度在3-8微米之间，所述绝缘氧化层的厚度在0.3-0.8微米之间。作为一种优选方案，在所述的超低功耗半导体功率器件中，所述上部导电多晶硅层的伸出部的高度在0.8-2微米之间。作为一种优选方案，在所述的超低功耗半导体功率器件中，所述元胞沟槽的宽度大于相应元胞尺寸的一半。本专利技术所要解决的另一个技术问题是：提供一种光刻层数少、工艺简单的超低功耗半导体功率器件的制备方法。为解决上述的另一个技术问题，本专利技术采用的技术方案为：一种超低功耗半导体功率器件的制造方法，其步骤为：1)在第一导电类型衬底上生长第一导电类型外延层，形成半导体基板；2)在第一主面上淀积硬掩膜层，光刻出硬掩膜刻蚀区域，并刻蚀硬掩膜层，形成用于沟槽刻蚀的硬掩膜；3)刻蚀第一主面，在元胞区和终端保护环区形成第一沟槽，然后，去除硬掩膜；4)在第一主面上及第一沟槽内通过淀积或热生长形成一层绝缘氧化层；5)在第一主面上及第一沟槽内淀积导电多晶硅，然后刻蚀导电多晶硅，去除第一主面上和第一沟槽上方的导电多晶硅，使得第一沟槽内的导电多晶硅层的顶端端面不高于第一主面即第一导电类型外延层的表面；6)以光刻胶为掩膜，刻蚀元胞区第一沟槽中部分的导电多晶硅；7)刻蚀绝缘氧化层，分别在元胞区第一沟槽中留下的导电多晶硅的两侧形成第二沟槽和第三沟槽；8)去除光刻胶，然后，在第一主面上、元胞区第一沟槽中导电多晶硅层的顶端、以及所述的第二、第三沟槽的内壁上生长第一绝缘栅氧化层，在元胞区第一沟槽中留下的导电多晶硅上生长第二绝缘栅氧化层；9)在第一主面上及第一沟槽、第二沟槽、第三沟槽内淀积导电多晶硅，然
后，刻蚀所淀积的导电多晶硅，去除第一主面上的导电多晶硅，保留第二、第三沟槽内的导电多晶硅层、且该导电多晶硅层的端面不高于第一主面；10)在第一主面上注入第二导电类型杂质离子，通过热处理形成第二导电类型层；11)在第一主面上注入第一导电类型杂质离子，通过热处理形成第一导电类型注入层；12)在第一主面上积淀绝缘介质层；13)光刻引出孔区域，刻蚀绝缘介质层和第一导电类型外延层，在刻蚀第一导电类型外延层时，一直刻蚀到第二导电类型杂质离子层，使得引出孔伸入到第二导电类型杂质离子层中；14)在第一主面上及引出孔内淀积第一金属层，光刻出引线区域，刻蚀形成金属引线；15)在第二主面上进行基板研磨、并淀积第二金属层，形成所述半导体功率器件的背面电极。作为一种优选方案，在所述的超低功耗半导体功率器件的制造方法中，在所述的第12)步骤之后，即：在第一主面上积淀绝缘介质层后，将绝缘介质层的表面磨平。本专利技术的有益效果是：1、相比现有的7次光刻技术，本专利技术采用4次光刻技术，节省了3次光刻工序，工艺流程更为简单，兼容性强，稳定性高，适合量产，流片成本降低了20％左右，大大降低了制造成本。2、采用本专利技术所述的制造方法得到的超低功耗半导体功率器件，其上部导电多晶硅层形成帽状结构，具有更低的开关损耗和更快的开关速度；其终端保护区内的分压环靠近元胞区的分压沟槽内的导电多晶硅与器件的源极电性相连，其余的分压沟槽内的导电多晶硅层浮置，这样既节省了面积，又提高了器件的耐压。附图说明图1至图16是本专利技术所述的超低功耗半导体功率器在经过本专利技术所述的制造方法的相关步骤后所形成的各个阶段的剖面结构示意图。图1至图16中的附图标记为：1、N型衬底，2、N型外延层，21、第一主面，22、第二主面，23、引出孔，3、第一沟槽，31、第二沟槽，32、第三沟槽，5、导电多晶硅，51、下部导电多晶硅层，52、导电多晶硅层，53、导电多晶硅层，6、光刻胶，7、导电多晶硅，71、上部导电多晶硅层，72、伸出部，8、第二绝缘栅氧化层，9、第一绝缘栅氧化层，10、绝缘氧化层，13、绝缘介质层，14、本文档来自技高网...

【技术保护点】
一种超低功耗半导体功率器件，包括：半导体基板，半导体基板包括第一导电类型衬底及设置在第一导电类型衬底上的第一导电类型外延层，第一导电类型外延层的表面为第一主面，第一导电类型衬底的表面为第二主面；第一主面包括设置有元胞的元胞区以及位于元胞区的外围的终端保护区；其特征在于：所述元胞的具体结构包括：开设在元胞区的第一沟槽即元胞沟槽，元胞沟槽中设置有上部导电多晶硅层和下部导电多晶硅层，上部导电多晶硅层的两侧为对称设置在下部导电多晶硅层两侧的伸出部，形成帽状结构；上、下部导电多晶硅层之间设置有第二绝缘栅氧化层，上部导电多晶硅层两侧的侧面与元胞沟槽之间设置有第一绝缘栅氧化层，上部导电多晶硅层两侧的底面与元胞沟槽之间设置有绝缘氧化层；所述的终端保护区上设置有至少两个分压环和位于分压环外围的至少一个截止环，所述分压环的具体结构包括：开设在终端保护区上的第一沟槽即分压沟槽，分压沟槽中设置有导电多晶硅层以及用于将该导电多晶硅层与分压沟槽隔离的绝缘氧化层，该导电多晶硅层的顶面不高于所述的第一主面，靠近元胞区的第一个分压沟槽内的导电多晶硅层与所述器件的源极电性相连，其余的分压沟槽内的导电多晶硅层浮置。

【技术特征摘要】
1.一种超低功耗半导体功率器件，包括：半导体基板，半导体基板包括第一导电类型衬底及设置在第一导电类型衬底上的第一导电类型外延层，第一导电类型外延层的表面为第一主面，第一导电类型衬底的表面为第二主面；第一主面包括设置有元胞的元胞区以及位于元胞区的外围的终端保护区；其特征在于：所述元胞的具体结构包括：开设在元胞区的第一沟槽即元胞沟槽，元胞沟槽中设置有上部导电多晶硅层和下部导电多晶硅层，上部导电多晶硅层的两侧为对称设置在下部导电多晶硅层两侧的伸出部，形成帽状结构；上、下部导电多晶硅层之间设置有第二绝缘栅氧化层，上部导电多晶硅层两侧的侧面与元胞沟槽之间设置有第一绝缘栅氧化层，上部导电多晶硅层两侧的底面与元胞沟槽之间设置有绝缘氧化层；所述的终端保护区上设置有至少两个分压环和位于分压环外围的至少一个截止环，所述分压环的具体结构包括：开设在终端保护区上的第一沟槽即分压沟槽，分压沟槽中设置有导电多晶硅层以及用于将该导电多晶硅层与分压沟槽隔离的绝缘氧化层，该导电多晶硅层的顶面不高于所述的第一主面，靠近元胞区的第一个分压沟槽内的导电多晶硅层与所述器件的源极电性相连，其余的分压沟槽内的导电多晶硅层浮置。2.根据权利要求1所述的一种超低功耗半导体功率器件，其特征在于：所述的第一绝缘栅氧化层的厚度在0.02-0.1微米之间，第二绝缘栅氧化层的厚度是第一绝缘栅氧化层的1.2-2倍。3.根据权利要求1所述的一种超低功耗半导体功率器件，其特征在于：所述第一沟槽的深度在3-8微米之间，所述绝缘氧化层的厚度在0.3-0.8微米之间。4.根据权利要求1所述的一种超低功耗半导体功率器件，其特征在于：所 述上部导电多晶硅层的伸出部的高度在0.8-2微米之间。5.根据权利要求1至4中任一项所述的超低功耗半导体功率器件，其特征在于：所述元胞沟槽的宽度大于相应元胞尺寸的一半。6.一种超低功耗半导体功率器件的制造方法，其步骤为：1)在第一导电类型衬底上生长第一导...

【专利技术属性】
技术研发人员：侯宏伟，丁磊，
申请(专利权)人：张家港凯思半导体有限公司，
类型：发明
国别省市：江苏;32