基于乘性重复叠加的长约束卷积码构造方法技术

本发明专利技术公开了一种基于一种乘性重复叠加的长约束卷积码构造方法，主要解决现有技术因引入交织与解交织操作而造成的复杂度过高问题，其技术方案是：首先采用多元LDPC码作为基本码，并对发送的信息序列进行编码，得到多元LDPC码码字；然后将多元LDPC码码字与乘性因子序列进行乘性重复，得到乘性重复结果；再将所有的乘性重复结果进行叠加，得到乘性重复叠加结果；最后将原始多元LDPC码码字和乘性叠加结果一起传输。本发明专利技术与现有的分组马尔科夫叠加传输相比，其构造的长约束卷积码用乘性因子序列替换了交织器，避免了编译码过程中的交织解交织操作，适应于实际应用，可用于无线蜂窝通信系统。

【技术实现步骤摘要】

本专利技术属于无线通信
，特别是涉及一种长约束卷积码的构造方法，可用于蜂窝通信系统的差错控制码。
技术介绍
在当前的无线通信场景中，对传输可靠度的要求越来越高，可以通过增大差错控制码的码长来保障高可靠传输，但码长增大会导致译码时延的增加，这将严重影响通信质量。针对这个问题，人们提出了长约束卷积码，该类码通过增大约束长度保障传输可靠度，同时通过滑窗译码保障低译码时延。与码长很长的分组码相比，长约束卷积码具有低译码时延的优点，非常适合于连续大数据流等时延敏感业务。目前，构造长约束卷积码的一种方法是分组马尔科夫叠加传输BMST，该方法最先由中山大学的马啸教授于2013年在“Obtaining Extra Coding Gain for Short Codes by Block Markov Superposition Transmission”中提出的，其构造过程是：首先使用基本码对信息序列进行编码；然后再利用交织器将重复的基本码字进行叠加。这种方法由于在编码时需要引入交织器进行叠加，因而在译码时需要涉及到很多交织和解交织的操作，导致应用复杂度的提升。
技术实现思路
本专利技术的目的在于提出一种基于乘性重复叠加的长约束卷积码构造方法，以避免引入交织器，简化解码操作，降低应用复杂度。本专利技术的技术方案是：采用多元LDPC码作为基本码，并对信息序列进行编码；将多元LDPC码的码字进行乘性重复和叠加；将原始多元LDPC码码字和乘性叠加后的结果一起传输，其实现步骤包括如下：1.一种基于乘性重复叠加的长约束卷积码构造方法，包括：(1)设定编码器的记忆阶数为m，译码约束长度为d,其中d≥m+1；(2)基于有限域GF(q)，构造码长为n，信息序列长度为k，校验矩阵为H的多元LDPC码，并将其作为多元基本码；(3)按照均匀分布产生m+1个长度为n的乘性因子序列g(0),g(1),…,g(i),…,g(m)，其中g(i)是乘性因子序列中的第i+1项，是g(i)的第k项，(4)将多元LDPC码的码字进行乘性重复和叠加：4a)用步骤(2)构造的多元基本码对t时刻需要传输的信息u(t)进行编码，得到多元码字：其中是v(t)的第k项，4b)用步骤(3)产生的乘性因子序列g(i)对t-i时刻的多元码字v(t-i)进行乘性重复，得到乘性重复的结果：其中是w(i)的第k项， w k ( i ) = g k ( i ) × v k ( t - i ) ; ]]>4c)将步骤4b)中得到的乘性重复结果w(i)进行叠加，得到乘性重复叠加结果： c ( t ) = Σ 0 ≤ i ≤ m w ( i ) ; ]]>(5)将t时刻的多元码字v(t)与乘性重复叠加结果c(t)结合，得到长约束卷积码：x(t)＝[v(t),c(t)](6)构造译码约束长度为d的长约束卷积码校验矩阵：其中H为多元基本码的校验矩阵，0为全零矩阵，I为单位阵，P的形式为:其中I(i)是P的第一行的第i+1项，I(i)＝I·g(i)；(7)利用长约束卷积码校验矩阵HMRST对t时刻接收到的d个长约束卷积码进行滑窗译码，得到译码结果本专利技术由于基于乘性重复叠加方法，能够构造出一类长约束卷积码。仿真结果表明：本专利技术所构造的长约束卷积码会随着记忆阶数m和译码约束长度d的增加而得到性能的提升。附图说明图1是本专利技术使用的编码器流程图；图2是本专利技术的实现流程图；图3是本专利技术实例1的校验矩阵散点图；图4是本专利技术实例2的校验矩阵散点图；图5是本专利技术实例1的误码率性能仿真图；图6是本专利技术实例2的误码率性能仿真图。具体实施方式下面结合附图对本专利技术长约束卷积码的构造方法和效果作详细描述。本专利技术采用的编码器如图1所示，其包括：多元基本码编码操作、延时操作有限域上的加法操作和有限域上的乘法操作使用该编码器进行编码时是用多元基本码对需要发送的消息进行编码操作得到多元码字；多元码字经过延时操作后与乘性因子序列进行有限域上的乘法操作得到乘性重复结果；最后将所有乘性重复结果进行有限域上的加法操作得到乘性重复叠加结果。本专利技术是一种基于乘性重复叠加的构造方法，是通过设定记忆阶数m和译码约束长度d、构造多元基本码、产生乘性因子序列、基于乘性重复的叠加操作、产生长约束卷积码、构造译码约束长度为d的校验矩阵和基于构造的校验矩阵进行滑窗译码这些步骤实现的。参照图2，本专利技术构造的长约束卷积码给出如下两个实施例：实施例1,利用基于有限域GF(64)上码率为2/3的多元基本码，构造记忆阶数m为1、译码约束长度d分别为1、2、3和4的长约束卷积码。本实例的实现步骤如下：步骤1，设定记忆阶数m＝1和译码约束长度d分别等于1、2、3和4。步骤2，基于有限域GF(64)构造码长为n＝36、信息位为k＝24的多元基本码，其校验矩阵H1为：33-1-1-1-1-135-1-1-1-1-131-1-1-1-1-110-1-1-134-1-1-1-1-123-1-1-1-1-126-1-1-1-1-15-1-1-160-1-1-1-1-115-1-1-1-1-135-1-1-1-1-119-1-1-116-1-1-1-1-142-1-1-1-1-138-1-1-1-1-1-1-1-1-116-1-1-1-1-116-1-1-1-1-150-1-1-1-1-1-1-1-1-119-1-1-1-1-160-1-1-1-1-155-1-1-111-1-1-1-1-1-17-1-1-1-1-1-147-1-1-1-1-1-1-150-1-1-1-1-1-138-1-1-1-1-1-154-1-1-1-1-1-1-12-1-1-1-1-1-140-1-1-1-1-1-130-1-1-1-1-1-1-119-1-1-1-1-1-155-1-1-1-1-1-149-1-1-1-1-1-160-1-1-1-1-1-1565-1-1-1-1-1-146-1-1-1-1-1-1163-1-1-1-1-1-112-1-1-1-1-1-19步骤3，按照均匀分布产生m+1＝2个长度为n＝36的乘性因子序列每个序列各项具体如下： g 1 ( 0 ) = 57 本文档来自技高网...

【技术保护点】
一种基于乘性重复叠加的长约束卷积码构造方法，包括：(1)设定编码器的记忆阶数为m，译码约束长度为d,其中d≥m+1；(2)基于有限域GF(q)，构造码长为n，信息序列长度为k，校验矩阵为H的多元LDPC码，并将其作为多元基本码；(3)按照均匀分布产生m+1个长度为n的乘性因子序列g(0),g(1),…,g(i),…,g(m)，其中g(i)是乘性因子序列中的第i+1项，是g(i)的第k项，(4)将多元LDPC码的码字进行乘性重复和叠加：4a)用步骤(2)构造的多元基本码对t时刻需要传输的信息u(t)进行编码，得到多元码字：其中是v(t)的第k项，4b)用步骤(3)产生的乘性因子序列g(i)对t‑i时刻的多元码字v(t‑i)进行乘性重复，得到乘性重复的结果：其中是w(i)的第k项，4c)将步骤4b)中得到的乘性重复结果w(i)进行叠加，得到乘性重复叠加结果：c(t)=Σ0≤i≤mw(i);]]>(5)将t时刻的多元码字v(t)与乘性重复叠加结果c(t)结合，得长约束卷积码：x(t)＝[v(t),c(t)](6)构造译码约束长度为d的长约束卷积码校验矩阵：其中H为多元基本码的校验矩阵，0为全零矩阵，I为单位阵，P的形式为:其中I(i)是P的第一行的第i+1项，I(i)＝I·g(i)；(7)利用长约束卷积码校验矩阵HMRST对t时刻接收到的d个长约束卷积码进行滑窗译码，得到译码结果...

【技术特征摘要】
1.一种基于乘性重复叠加的长约束卷积码构造方法，包括：(1)设定编码器的记忆阶数为m，译码约束长度为d,其中d≥m+1；(2)基于有限域GF(q)，构造码长为n，信息序列长度为k，校验矩阵为H的多元LDPC码，并将其作为多元基本码；(3)按照均匀分布产生m+1个长度为n的乘性因子序列g(0),g(1),…,g(i),…,g(m)，其中g(i)是乘性因子序列中的第i+1项，是g(i)的第k项，(4)将多元LDPC码的码字进行乘性重复和叠加：4a)用步骤(2)构造的多元基本码对t时刻需要传输的信息u(t)进行编码，得到多元码字：其中是v(t)的第k项，4b)用步骤(3)产生的乘性因子序列g(i)对t-i时刻的多元码字v(t-i)进行乘性重复，得到乘性重复的结果：其中是w(i)的第k项，4c)将步骤4b)中得到的乘性重复结果w(i)进行叠加，得到乘性重复叠加结果： c ( t ) = Σ 0 ≤ i ≤ m w ( i ) ; ]]>(5)将t时刻的多元码字v(t)与乘性重复叠...

【专利技术属性】
技术研发人员：穆锡金，邓堤峡，白宝明，张睿，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61