激光三维成像装置及其制造方法制造方法及图纸

一种激光三维成像装置及其制作方法，包括步骤：提供第一半导体晶圆；刻蚀第一半导体晶圆，在衬底中形成接触孔；填充接触孔，并在接触孔上形成金属连线；在接触孔、金属连线、APD和衬底上形成介质层；在介质层上形成玻璃层；研磨第一半导体晶圆的背面直到露出接触孔的底部；在所述第一半导体晶圆的背面形成掺杂区；形成与掺杂区互连的互连电极；提供第二半导体晶圆，其包括CMOS电路和金属层；将第一半导体晶圆和第二半导体晶圆相对重叠放置，并将第二半导体晶的金属层和第一半导体晶圆背面的互连电极对应键合。本发明专利技术的激光三维成像装置及其制作方法，将三维APD阵列和CMOS像素原位信号放大器纵向的整合为一个器件，从而明显减小了电路的面积。

【技术实现步骤摘要】
【专利摘要】一种激光三维成像装置及其制作方法，包括步骤：提供第一半导体晶圆；刻蚀第一半导体晶圆，在衬底中形成接触孔；填充接触孔，并在接触孔上形成金属连线；在接触孔、金属连线、APD和衬底上形成介质层；在介质层上形成玻璃层；研磨第一半导体晶圆的背面直到露出接触孔的底部；在所述第一半导体晶圆的背面形成掺杂区；形成与掺杂区互连的互连电极；提供第二半导体晶圆，其包括CMOS电路和金属层；将第一半导体晶圆和第二半导体晶圆相对重叠放置，并将第二半导体晶的金属层和第一半导体晶圆背面的互连电极对应键合。本专利技术的激光三维成像装置及其制作方法，将三维APD阵列和CMOS像素原位信号放大器纵向的整合为一个器件，从而明显减小了电路的面积。【专利说明】
本专利技术涉及三维成像
，特别涉及。
技术介绍
激光三维成像技术，是由激光雷达向探测目标发射出一系列扫描光束，从探测目标返回的回波信号的二维平面信息和激光雷达测距得到的距离信息来合成图像的技术。激光三维成像装置通常包括:发射激光的激光雷达，接收从探测目标返回的回波信号的三维APD(雪崩光电二极管)阵列，处理由APD阵列输出的电信号的数据处理装置。其中，APD阵列为激光三维成像装置中的核心部件，所述数据处理装置包括阵列的每个单元对应的CMOS像素原位信号放大器。信号通过阵列的发射和接收，将光信号转换为电信号，通过连接电路传到每个CMOS像素原位信号放大器，将信号放大转换，从而在显示装置中形成一个三维物体图像。PN结反向电压增大到一数值时，载流子倍增就像雪崩一样，增加得多而快，利用这个特性制作的二极管就是APD。因为，现有的激光三维成像装置的电路是由三维S1-APD阵列和每个单元对应的CMOS像素原位信号放大器两种独立的器件组成，随着成像物体分辨率的不断提高，S1-APD阵列的单元数目不断增加，对应的CMOS像素原位信号放大器的数目也随之增加，所以目前在提高成像物体的分辨率的同时，明显的降低了电路的集成度并增加了器件的封装费用。
技术实现思路
本专利技术解决的其中一个问题是现有技术的激光三维成像装置集成度低，封装费用尚O本专利技术提出一种激光三维成像装置的制造方法，包括步骤:提供第一半导体晶圆，其包括衬底和位于衬底上的APD ;刻蚀第一半导体晶圆，在衬底中形成接触孔；填充接触孔，并在接触孔上形成金属连线；在接触孔、金属连线、APD和衬底上形成介质层；在介质层上形成玻璃层；研磨第一半导体晶圆的背面直到露出接触孔的底部；在所述第一半导体晶圆的背面形成掺杂区；形成与掺杂区互连的互连电极；提供第二半导体晶圆，其包括CMOS电路，以及与CMOS电路互连的金属层；将第一半导体晶圆和第二半导体晶圆相对重叠放置，并将第二半导体晶的金属层和第一半导体晶圆背面的互连电极对应键合。优选的，在形成接触孔的步骤还包括形成环绕在APD外围的环形沟槽。优选的，所述第二半导体晶圆包括N个阵列排列的像素原位信号放大器，所述每一个像素原位信号放大器和图像采集器的面积及排列位置相同。优选的，将第一半导体晶圆和第二半导体晶圆相对重叠放置的时候，所述图像采集器和像素原位信号放大器一一对应，并且其表面的金属层相接触。优选的，所述接触孔的深度为40um-150um，所述环形沟槽的深度大于或者等于所述接触孔的深度。优选的，所述研磨第一半导体晶圆的背面包括步骤:进行BSI研磨工艺减薄芯片，直到接触孔的底部覆盖至少5um的衬底。优选的，所述键合是高温键合。优选的，所述接触孔内填充的金属为Cu。优选的，所述金属层的材料为Al。本专利技术还提供了一种激光三维成像装置，包括:第一半导体晶圆，其正面包括衬底，衬底上的APD，接触孔以及与APD的一个电极互连的金属互连线，在正面的最顶层具有玻璃层，背面形成有与APD的另一个电极互连的金属层；第二半导体晶圆，其包括CMOS电路，以及与CMOS电路互连的金属层；第一半导体晶圆和第二半导体晶圆相对重叠放置，并且第二半导体晶的金属层和第一半导体晶圆背面的互连电极对应键合。和现有技术相比:本专利技术的激光三维成像装置及其制作方法，利用了 TSV与BSI工艺，将三维S1-APD阵列和每个单元对应的CMOS像素原位信号放大器纵向的整合，整合为一个器件，从而明显减小了电路的面积，提高了电路的集成度，并降低了器件的封装费用。【附图说明】图1是本专利技术实施例提供的一种激光三维成像装置的制造方法的流程图；图2-图7是本专利技术实施例提供的一种激光三维成像装置的制造方法在各个制备阶段的结构示意图。【具体实施方式】为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。图1是本专利技术的实施例提供的一种激光三维成像装置的制造方法流程图，参考图1，本专利技术实施例的激光三维成像装置的制造方法包括:步骤SI，提供第一半导体晶圆；步骤S2，刻蚀第一半导体晶圆，在衬底中形成接触孔；步骤S3填充接触孔，并在接触孔上形成金属连线；步骤S4，在接触孔、金属连线、APD和衬底上形成介质层；步骤S5，在介质层上形成玻璃层；步骤S6，研磨第一半导体晶圆的背面直到露出接触孔的底部；步骤S7，在所述第一半导体晶圆的背面形成掺杂区；步骤S8，形成与掺杂区互连的互连电极；步骤S9，提供第二半导体晶圆，其包括CMOS电路，以及与CMOS电路互连的金属层；步骤S10，将第一半导体晶圆和第二半导体晶圆相对重叠放置，并将第二半导体晶圆上的金属层和第一半导体晶圆背面上的互连电极对应键合。下面结合图2-图7详细说明本专利技术实施例中激光三维成像装置的制造方法。图3为激光三维成像装置中APD及接触孔的平面示意图，图3中APD的数量为示意作用，实际的数量根据晶圆尺寸和APD尺寸决定。图4为图3中b-b方向的剖面结构示意图。参考图2，提供第一半导体晶圆100，其包括衬底10。在本实施例中所述衬底10为P型掺杂的单晶硅衬底。在衬底10上具有APD (雪崩光电二极管Avalanche Photod1de)，每个APD包括:P型掺杂的硅衬底10，N型掺杂的本征区22、N型重掺杂区23。如图3所示，在第一半导体晶圆100上APD呈阵列分布构成APD阵列。具体的，APD形成方法包括:在所述衬底10正面形成本征区22 ;在所述本征区22上形成重掺杂区23，例如现在衬底上生长200埃至300埃的氧化层，离子注入形成本征区22，再进行离子注入然后退火形成高浓度的重掺杂区23。参考图3和图4，图4是图3的剖面示意图，在所述衬底10中形成接触孔30，具体的在本实施例中，优选的在形成接触孔30的同时形成环形沟槽31，所述环形沟槽31位于APD的外围，在环形沟槽31的外围形成接触孔30。所述环形沟槽31的深度大于所述本征区22的深度，所述环形沟槽31填充后可以绝缘隔离相邻两个APD。所述接触孔30填充后可以互连APD与外部电路。所述接触孔30位于APD的一侧，且位于所述环形沟槽31外侧，例如在本实施例中所述接触孔30都位于环形沟槽31的左侧。除此之外，所述接触孔30也可以形成在环形沟槽的内侧。具体的，所述环形沟槽31和接触孔30的形成方法在本实施例中为干法刻蚀。具体方法可以为:在所述衬底10正面上形成图形化的硬掩膜层；然后，以图形化的硬掩膜为掩膜对衬底10进行干本文档来自技高网...

【技术保护点】
一种激光三维成像装置的制作方法，其特征在于，包括步骤：提供第一半导体晶圆，其包括衬底和位于衬底上的APD；刻蚀第一半导体晶圆，在衬底中形成接触孔；填充接触孔，并在接触孔上形成金属连线；在接触孔、金属连线、APD和衬底上形成介质层；在介质层上形成玻璃层；研磨第一半导体晶圆的背面直到露出接触孔的底部；在所述第一半导体晶圆的背面形成掺杂区；形成与掺杂区互连的互连电极；提供第二半导体晶圆，其包括CMOS电路，以及与CMOS电路互连的金属层；将第一半导体晶圆和第二半导体晶圆相对重叠放置，并将第二半导体晶的金属层和第一半导体晶圆背面的互连电极对应键合。

【技术特征摘要】

【专利技术属性】
技术研发人员：邢超，毛剑宏，
申请(专利权)人：上海丽恒光微电子科技有限公司，
类型：发明
国别省市：上海;31