【技术实现步骤摘要】
本专利技术涉及半导体
，特别涉及一种晶体管形成方法。
技术介绍
随着半导体器件集成度的不断提高，技术节点的降低，传统的栅介质层不断变薄，晶体管漏电量随之增加，引起半导体器件功耗浪费等问题。为解决上述问题，现有技术提供一种将金属栅极替代多晶硅栅极的解决方案。其中，“后栅(gatelast)”工艺为形成高K金属栅极晶体管的一个主要工艺。“后栅”工艺还包括“先高K(HK-first)”和“后高K(HK-last)”两种方法，其中，“先高K(HK-first)”方法主要是现在半导体衬底上形成高K介质层和位于高K介质层表面的伪栅极之后，再形成源极和漏极，在半导体衬底表面形成与伪栅极表面齐平的介质层，然后去除伪栅极，再在高K介质层表面形成金属栅极；而“后高K(HK-last)”方法在半导体衬底上形成伪栅介质层和位于伪栅介质层表面的伪栅极，然后在形成源极和漏极之后，在半导体衬底上形成与伪栅极表面齐平的介质层，再将伪栅极和伪栅介质层均去除形成凹槽，再在凹槽内填充高K介质层和金属栅极，形成栅极结构。采用“后高K(HK-last)”工艺，可以避免在形成源极和漏极的高温退火过程中，使高K介质层的性能受到高温的影响，对晶体管的性能造成影响。采用“后高K(HK-last)”方法形成的晶体管过程中，在形成金属栅极的过程中，通常是形成覆盖介质层和填充满凹槽的介质层之后，进行平坦化，形成金属栅极。但是现有形成晶体管中，往往在形成金...
【技术保护点】
一种晶体管的形成方法，其特征在于，包括：提供半导体衬底；在所述半导体衬底表面形成伪栅结构，所述伪栅结构包括：位于半导体衬底表面的伪栅介质层和位于所述伪栅介质层表面的伪栅极；在所述伪栅结构两侧的半导体衬底内形成源漏区；在所述半导体衬底上形成介质层，所述介质层的表面与伪栅结构表面齐平，且覆盖伪栅结构的侧壁，所述介质层的材料与伪栅介质层的材料不同；去除所述伪栅极，形成凹槽；采用湿法刻蚀工艺去除所述凹槽底部的伪栅介质层，所述湿法刻蚀工艺中，所述伪栅介质层的刻蚀速率大于介质层的刻蚀速率；在所述凹槽内形成栅介质层和位于所述栅介质层表面的栅极。
【技术特征摘要】
1.一种晶体管的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底表面形成伪栅结构，所述伪栅结构包括：位于半导体
衬底表面的伪栅介质层和位于所述伪栅介质层表面的伪栅极；
在所述伪栅结构两侧的半导体衬底内形成源漏区；
在所述半导体衬底上形成介质层，所述介质层的表面与伪栅结构表面齐
平，且覆盖伪栅结构的侧壁，所述介质层的材料与伪栅介质层的材料不同；
去除所述伪栅极，形成凹槽；
采用湿法刻蚀工艺去除所述凹槽底部的伪栅介质层，所述湿法刻蚀工艺
中，所述伪栅介质层的刻蚀速率大于介质层的刻蚀速率；
在所述凹槽内形成栅介质层和位于所述栅介质层表面的栅极。
2.根据权利要求1所述的晶体管的形成方法，其特征在于，所述伪栅结构的
形成方法包括：在所述半导体衬底表面形成伪栅介质材料层；在所述伪栅
介质层表面形成伪栅极材料层；刻蚀所述栅极材料层和伪栅介质材料层，
形成伪栅极和伪栅介质层。
3.根据权利要求2所述的晶体管的形成方法，其特征在于，所述伪栅介质层
的材料为镧系金属氧化物，所述伪栅极的材料为多晶硅。
4.根据权利要求3所述的晶体管的形成方法，其特征在于，所述伪栅介质层
的材料包括La2O3、CeO2、Pr6O11、Nd2O3或Eu2O3中的一种或几种。
5.根据权利要求3所述的晶体管的形成方法，其特征在于，所述伪栅介质层
的厚度为6.根据权利要求3所述的晶体管的形成方法，其特征在于，采用化学气相沉
积工艺、原子层沉积工艺或炉管沉积工艺形成所述伪栅介质材料层。
7.根据权利要求6所述的晶体管的形成方法，其特征在于，形成所述伪栅介
质材料层的沉积温度为200℃～500℃。
8.根据权利要求3所述的晶体管的形成方法，其特征在于，采用炉管沉积工
\t艺形成所述伪栅极材料层，沉积气体为SiH4，沉积温度为400℃～700℃。
9.根据权利要求1所述的晶体管的形成方法，其特征在于，采用湿法刻蚀或
干法刻蚀工艺去除所述...
【专利技术属性】
技术研发人员：刘佳磊，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。