【技术实现步骤摘要】
本专利是一种在MemoryCompiler的netlist生成时通过读取配置文件来对指定层次路径上的指定端口进行连线的方法,属于微电子
中的集成电路设计技术。
技术介绍
在MemoryCompiler的网表生成模块中,通常采用netlistrule来定义对LeafCellCDL的拼接方法,而该rule文件通常是以每一类子电路(subckt)定义一个生成函数的方式实现的。在实际设计rule文件时,经常会出现需要在已有的设计基础上增加连线的情况,原来的做法是直接去修改相关的生成函数,这样做的缺点是:涉及的生成函数会比较多,改动量大,而且修改的部分难以维护和管理。本专利针对上面的情况,设计了一种通过配置文件来定义要添加的连线的方法,程序会在正常的拼接完成后,通过读取配置文件中的定义,在指定的层次路径上进行自动连线,并且可以对指定的子电路添加要连线的新端口。
技术实现思路
通常MemoryCompiler的网表生成模块的基本流程是:1.读取netlistrule。2.读取leafcellCDL。3.根据netlistrule对leafcellCDL进行拼接,在内存中生成层次网表结构。4.输出成CDL网表。本方法是在上述第3,4步之间进行的操作(见图1),具体步骤如下:1.读取配置文件,得到要连线的所有定义。2.对上述每一条定义,检查其合法性,保留合法的定义,对于错误的定义进行报错。3.对每条合法的定义,修改内存中相关子电路的链接关系以及端口列 ...
【技术保护点】
本专利描述了一种在Memory Compiler的netlist生成时通过读取配置文件来对指定层次路径上的指定端口进行连线的方法,其具有以下特征:无需改变netlist的拼接规则即可实现增加连线,并且可以在指定的层次路径中的单元上添加指定port。
【技术特征摘要】
1.本专利描述了一种在MemoryCompiler的netlist生成时通过读取配置文件来对指定层次路径上的指定端口进行连线的方法,...
【专利技术属性】
技术研发人员:虞宙,苏毅,方伟,张静,窦江华,
申请(专利权)人:北京华大九天软件有限公司,中芯国际集成电路制造北京有限公司,
类型:发明
国别省市:北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。