数据储存装置以及快闪存储器控制方法制造方法及图纸

本发明专利技术涉及一种高可靠度快闪存储器控制技术。耦接于一主机与一快闪存储器之间的控制单元包括对操作于该快闪存储器的指令作指令统计，并基于指令统计的结果触发对该快闪存储器作抽查与维护。在一种实施方式中，该控制单元是将不通过抽查的危险区块的数据完整搬移至该快闪存储器的多区块中一闲置区块。

【技术实现步骤摘要】

本专利技术有关于数据储存装置，特别有关于快闪存储器(flashmemory)控制技术。
技术介绍
现今数据储存装置常以快闪存储器(flashmemory)为储存媒体，常见型式包括与非门型快闪存储器(即NANDflash)…等。快闪存储器常用作记忆卡(memorycard)、通用串行总线闪存装置(USBflashdevice)、固态硬碟(SSD)…等产品。另外有一种应用是采多晶片封装、将快闪存储器与其控制器包装在一起─称为嵌入式快闪存储器模块(如eMMC)。快闪存储器的实体空间通常包括多个区块(blocks)。各区块包括多页(pages)。一区块需要完整抹除(erase)后方能被重新配置。快闪存储器的数据更新并非对同样储存空间作复写，而是将更新数据储存在闲置空间，至于旧储存内容则转为无效。快闪存储器如此操作特性使得其储存空间的管理明显复杂、且不同于其他类型的储存记忆元件。针对快闪存储器而特别设计的快闪存储器控制器相应产生。特别是，随着制程技术发展，快闪存储器的空间密度剧增，相对的，数据状态保持(dataretention)更易受到外在环境影响。例如，高温、或低温环境都容易使得数据转态，超过数据检查与校错(ecc)程序所能应付的错误位元量(即错误位元量超过一无力校错量)，数据将永久遗失。
技术实现思路
针对快闪存储器所实现的数据储存装置，本专利技术揭示了一种自发抽查与维护快闪存储器的程序，避免久未翻新的区块所储存的数据失效。如此一来，快闪存储器数据可靠度提升。根据本专利技术一种实施方式所提供的数据储存装置包括：一快闪存储器；以及一控制单元。该控制单元耦接于一主机与该快闪存储器之间，包括根据该主机的指示操作该快闪存储器。该控制单元还对操作于该快闪存储器的指令作指令统计，并基于指令统计的结果触发对该快闪存储器作抽查与维护。在一种实施方式中，该控制单元是将不通过抽查的危险区块的数据完整搬移至该快闪存储器的多区块中一闲置区块。根据本专利技术另外一种实施方式所揭示的快闪存储器控制方法包括以下步骤：于操作一快闪存储器时更对操作于该快闪存储器的指令作指令统计；并且，基于上述指令统计的结果触发对该快闪存储器作抽查与维护。一种实施方式还将不通过抽查的危险区块的数据完整搬移至该快闪存储器的多区块中一闲置区块。下文特举实施例，并配合附图，详细说明本
技术实现思路
。附图说明图1图解了根据本专利技术一种实施方式所实现的一数据储存装置100；以及图2是本专利技术的流程图。符号说明100～数据储存装置；102～快闪存储器；104～控制单元；106～主机；110～系统内程序区块；112～闲置区块；114～数据区块集合；120～微控制器；122～随机存取存储器；124～只读存储器；BLK_ED～危险区块；BLK_S～用以完整储存BLK_ED内容的闲置区块；C_BLK～数据接收区块；S202…S210～步骤。具体实施方式以下叙述列举本专利技术的多种实施例。以下叙述介绍本专利技术的基本概念，且并非意图限制本
技术实现思路
。实际专利技术范围应依照权利要求书界定。图1图解了根据本专利技术一种实施方式所实现的一数据储存装置100，其中包括一快闪存储器102以及一控制单元104。控制单元104耦接于一主机106与该快闪存储器102之间。快闪存储器102的空间规划如下：系统内程序区块110、闲置区块112、数据接收区块C_BLK、以及数据区块集合114。系统内程序区块110用于储存系统内程序(in-systemprograms)。数据接收区块C_BLK由闲置区块112提供，不再用作接收数据后将推入数据区块集合114。控制单元104包括一微控制器120、一随机存取存储器122(如SRAM)以及一只读存储器124。只读存储器124存有只读程序码(如，ROMcode)。微控制器120藉由执行该只读存储器124所载的只读程序码或/以及该快闪存储器102系统内程序区块110所载的系统内程序运作，使该控制单元104除了根据主机106所下达的指示操作该快闪存储器102，更对操作于该快闪存储器102的指令作指令统计，并基于指令统计的结果触发对该快闪存储器102作抽查与维护。如此一来，控制单元104将自发抽查与维护该快闪存储器102，将明显解决久未翻新的区块所储存的数据失效问题。快闪存储器数据可靠度提升。随机存取存储器122的空间可用来作指令统计的统计数据暂存。此外，统计的指令不限定为主机106下达的指令，由微控制器120所执行的程序所主导的快闪存储器102操作指令亦可为指令统计目标。在一种实施方式中，控制单元104是将不通过抽查的危险区块的数据完整搬移至该快闪存储器102的多区块中一闲置区块。根据一种实施方式，不通过抽查的该危险区块中，至少一页经错误检查与校错运算(ecc)所得的错误位元量虽未达一无力校错量、但已超过一临界位元量。例如，倘若数据区块集合114经抽查有危险区块BLK_ED存在(即，存有“濒损页”，该“濒损页”经错误检查与校错运算(ecc)所得的错误位元量虽未达一无力校错量、但已超过一临界位元量)，则控制单元104会将不通过抽查的危险区块BLK_ED的数据完整搬移至选自该快闪存储器102的闲置区块112的一区块BLK_S。如此区块数据完整搬移动作还可达到“平均抹写(wearleveling)”的目的。在一种实施方式中，该控制单元104单次抽查是对该快闪存储器102的多区块之一的局部作错误检查与校错运算，例如，抽查该快闪存储器102的这些区块中抹除计数(erasecount)较低的区块之一。如此一来，久未变动的区块数据会被控制单元104自发抽查，即便发生环境所致的数据转态、导致濒临损毁，也可藉控制单元104如此自发的抽查与维护及时处置。控制单元104所统计的指令可为施行于该快闪存储器102上的读取指令(readcommand)、写入指令(writecommand)、抹除指令(erasecommand)、多区块数据整合指令(garbagecollectioncommand)…等。图2根据本专利技术一种实施方式以流程图图解快闪存储器102的控制程序。数据储存装置100的电源启动后，控制单元104包括根据主机106指示操作该快闪存储器102。所揭示技术还以步骤S202对操作于该快闪存储器102上的指令作指令统计。统计的指令不限定为主机106下达的指令，由微控制器120所执行的程序所主导的快闪存储器102操作指令亦可为指令统本文档来自技高网...

【技术保护点】
一种数据储存装置，包括：一快闪存储器；以及一控制单元，耦接于一主机与该快闪存储器之间，并根据该主机的指示操作该快闪存储器；其中：该控制单元更对操作于该快闪存储器的指令作指令统计，并基于指令统计的结果触发对该快闪存储器作抽查与维护。

【技术特征摘要】
2014.11.03 TW 1031380071.一种数据储存装置，包括：
一快闪存储器；以及
一控制单元，耦接于一主机与该快闪存储器之间，并根据该主机的指示操作该
快闪存储器；其中：
该控制单元更对操作于该快闪存储器的指令作指令统计，并基于指令统计的结
果触发对该快闪存储器作抽查与维护。
2.如权利要求1所述的数据储存装置，其特征在于：
该控制单元将不通过抽查的危险区块的数据完整搬移至该快闪存储器的多区
块中一闲置区块。
3.如权利要求2所述的数据储存装置，其特征在于：
不通过抽查的该危险区块中，至少一页经错误检查与校错运算所得的错误位元
量虽未达一无力校错量、但已超过一临界位元量。
4.如权利要求2所述的数据储存装置，其特征在于：
该控制单元于对该快闪存储器每完成n1笔读取指令后，触发对该快闪存储器
作抽查与维护；且n1为数字。
5.如权利要求2所述的数据储存装置，其特征在于：
该控制单元于对该快闪存储器每完成n2笔写入指令后，触发对该快闪存储器
作抽查与维护；且n2为数字。
6.如权利要求2所述的数据储存装置，其特征在于：
该控制单元于对该快闪存储器每完成n3笔抹除指令后，触发对该快闪存储器
作抽查与维护；且n3为数字。
7.如权利要求2所述的数据储存装置，其特征在于：
该控制单元于对该快闪存储器每完成n4笔多区块数据整合指令后，触发对该
快闪存储器作抽查与维护；且n4为数字。
8.如权利要求7所述的数据储存装置，其特征在于：n4为1。
9.如权利要求2所述的数据储存装置，其特征在于：该控制单元单次抽查是
对该快闪存储器的多区块之一的局部作错误检查与校错运算。
10.如权利要求9所述的数据储存装置，其特征在于：该控制单元抽查该快闪
存储器...

【专利技术属性】
技术研发人员：颜伟伦，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：中国台湾;71