一种基于多核处理器的脑信号实时并行处理方法技术

本发明专利技术公开了一种基于多核处理器的脑信号实时并行处理方法，包括：步骤1，ARM处理器接收神经数据和处理指令，并将神经数据和处理指令发送至第一内核；步骤2，第二内核根据上一次的预测运动状态，计算当前预测运动状态，并在当前预测运动状态的偏差范围内随机采样，得到若干个运动状态采样点；步骤3，第三内核根据运动状态采样点，计算各运动状态采样点下神经数据的期望；步骤4，第四内核计算各运动状态采样点下，出现当前神经数据的后验概率；步骤5，第一内核根据运动状态采样点和对应的后验概率，得到预测运动状态；步骤6，ARM处理器接收预测运动状态并输出。本发明专利技术能够实现脑神经数据的高速传输处理。

【技术实现步骤摘要】

本专利技术属于脑机交互
，具体涉及一种基于多核处理器的脑信号实时并行 处理方法。
技术介绍
脑机交互技术的发展已经使得人类能够建立中枢神经系统和外界直接交流的通 道，通过对脑信号的分析来控制外部设备，也为机器学习和智能研究提供了新的发展方向。 但是由于人脑结构的高度复杂性，以及人脑具有较强的可塑性和对外周环境的适应性，使 得目前脑机交互系统存在泛化能力不足，鲁棒性较差等问题。脑与机的协同在脑信息获取、 信息解析与交互等理论与关键技术方面仍面临巨大的挑战。例如，高时空分辨率和高精度 脑激活区定位的脑信号获取技术与装置，脑机实时交互高速信号处理系统，多模态反馈的 高效脑机交互与脑机互适应技术等。因此，需要有更快数据处理能力的处理方法来实现脑 信号实时的数据传输和数据处理。 目前的脑信号处理方法大多首先在PC机上完成对神经数据的接收和运动状态的 预测，受PC上的通用处理器性能限制和并行接口的传输速度限制，目前的脑信号处理方法 每次处理耗时较大。由于基于蒙特卡洛过程方法的脑神经信号处理方法假设神经信号的发 生数在极短的时间内服从泊松分布，因此实时运行该算法要求在接收极短时间间隔的神经 数据后进行运动状态预测，同时要求脑信号处理的延时不能超过该时间间隔。所以，如果受 处理器性能和传输速度的限制影响了脑信号处理的延时，则会增大上述时间间隔，使脑神 经信号的发生数概率分布偏离泊松分布假设，不但处理的实时性会下降，还会影响预测的 准确度。 目前，单核处理器在单纯提升主频方面面临功耗等难以逾越的鸿沟，多核处理器 将是未来PC和嵌入式领域的主流。TI公司生产的KeyStone系列多核处理器每个浮点运算处 理器计算能力为19 · 2GFlops，系统计算能力超过600GFlops，在通用嵌入式处理器领域运算 能力全球领先，具备优异的低功耗性能，单瓦特能效比达到1.92GFlops/W，能够完成脑信号 实时并行处理计算。另外，基于可扩展VPX硬件平台的RapidIO高速串行总线交互技术能够 实现数据的IOG带宽传输，充分满足了脑信号处理过程的大数据量传输需求。
技术实现思路
本专利技术提供了，能够实现脑神经 数据的高速传输处理。 -种基于多核处理器的脑信号实时并行处理方法，所述多核处理器至少包括一个 ARM处理器和四个内核，所述的并行处理方法包括： 步骤1，ARM处理器接收神经数据和处理指令，并将神经数据和处理指令发送至第 一内核，第一内核将处理指令传递至第二内核； 步骤2，第二内核接收处理指令后，根据上一次的预测运动状态，通过状态转移方 程，计算当前预测运动状态，并在当前预测运动状态的偏差范围内随机采样，得到若干个运 动状态采样点，第二内核将处理指令传递至第三内核；步骤3,第三内核接收处理指令后，根据运动状态采样点，通过观测方程，计算各运 动状态采样点下神经数据的期望，每个期望计算完毕后，第三内核实时将处理指令传递至 第四内核，直至得到所有运动状态采样点下神经数据的期望；步骤4,第四内核接收处理指令后，根据神经数据和对应的期望，计算各运动状态 采样点下，出现当前神经数据的后验概率，所有运动状态采样点对应的后验概率计算完毕 后，第四内核将全部计算结果传递至第一内核； 步骤5，第一内核根据运动状态采样点和对应的后验概率，得到预测运动状态，并 将预测运动状态传递至ARM处理器； 步骤6, ARM处理器接收预测运动状态并输出。 本专利技术中的第一内核、第二内核、第三内核和第四内核是以功能不同进行的划分， 均可以包含多个内核。 作为优选，所述的状态转移方程为xt = Fxt-I，其中Xt与xt-i分别表示当前时刻与上 一时刻的预测运动状态，F表示状态转移矩阵。F和当前预测运动状态的偏差范围均预先通 过训练的方法获得。 在计算各运动状态采样点下神经数据的期望时，假设各通道神经数据的期望与当 前预测运动状态线性相关，采用λ = ΚΧ计算期望，其中λ表示运动状态采样点下神经数据的 期望，X表示当前预测运动状态，K表示当前预测运动状态和对应期望的关系矩阵。 计算当前神经数据出现的后验概率时，假设各通道神经数据的后验概率分布服从 泊松分布，计算后验概率，其中y为当前神经数据，P(y)为当前神经数据 出现的后验概率，λ为运动状态采样点下神经数据的期望。 计算泊松分布概率时，采用查表的方法优化运算速度。 本专利技术以高性能多核处理器为核心，通过千兆以太网和RapidIO接口来完成神经 数据从采集设备到多核处理器的高速传输，通过千兆以太网和MessageQ模块实现命令的处 理和下发，同时以并行式的算法结构完成通过神经数据预测当前运动状态的工作，大大提 高了脑信号处理方法的工作效率。 本专利技术在运动状态预测过程中，数据接收、运动状态采样点获取、期望计算、后验 概率计算并行进行，增加了运算处理的效率，提高了数据处理的实时性。同时，本专利技术采用 共享内存与MessageQ模块的方式实现核与核之间的数据共享和同步，提高了脑信号处理效 率。 本专利技术能够实现延时IOms以内的神经数据处理和运动状态的预测，运用在在线预 测系统中，每次运动预测可在极短的时间内进行，保证期间神经信号发生数较低，发生概率 更接近泊松分布假设，从而得到更好的预测精度和实时性，本方法能广泛应用于脑神经信 号在线处理系统中。【附图说明】 图1为脑信号实时处理的原理示意图。图2为本专利技术的硬件结构示意图。图3为本专利技术的结构原理示意图。图4为本专利技术脑信号处理方法的流程示意图。【具体实施方式】为了更为具体地描述本专利技术，下面结合附图及【具体实施方式】对本专利技术的技术方案 及其方法进行详细说明。如图1所示，脑信号实时并行处理的原理为:首先，通过千兆以太网和RapidIO接口 接收神经信号采集系统发送的神经数据；同时，通过千兆以太网接收PC机传输的处理指令； 然后对处理指令进行解析处理后通过MessageQ模块下发处理指令到多核处理器进行运动 状态的预测;最后，预测出新的运动状态后，将预测结果通过千兆以太网返回到PC机。 如图2所示，实施本专利技术提供的方法的多核处理器中包括一个ARM处理器、第一内 核、第二内核、第三内核和第四内核，该多核处理器具有千兆以太网接口和RapidIO接口，并 设有外扩的DDR3存储芯片。如图3所示，输入数据缓存单元、后验概率缓存单元、采样状态缓存单元、输出结果 缓存单元利用多核处理器外扩的DDR3存储芯片实现，读写速度快，方便各内核并行工作。 本实施例中，多核处理器采用TI公司的KeyStone系列多核处理器(66AK2H06)，处 理器具有2个ARM(Cortex-Al 5)和4个DSP核(TMS320C66x?系列），主频为1 · 2GHz ;多核处理器 外扩的DDR3主频为1600MHz。基于多核处理器的脑信号实时并行处理算法，包括以下步骤： (I)ARM处理器中的数据接收单元通过千兆以太网接口接收外部设备(神经数据采 集系统)发送的神经数据，并将神经数据放入输入数据缓存单元。 (2)ARM处理器中的命令接收单元通过千兆以太网接口接收PC机发送的处理指令， 并通过MessageQ模块发送操作命令给核一（即第一内核）；核一中的命令处理单元接收到 ARM发出的本文档来自技高网...

【技术保护点】
一种基于多核处理器的脑信号实时并行处理方法，其特征在于，所述多核处理器至少包括一个ARM处理器和四个内核，所述的并行处理方法包括：步骤1，ARM处理器接收神经数据和处理指令，并将神经数据和处理指令发送至第一内核，第一内核将处理指令传递至第二内核；步骤2，第二内核接收处理指令后，根据上一次的预测运动状态，通过状态转移方程，计算当前预测运动状态，并在当前预测运动状态的偏差范围内随机采样，得到若干个运动状态采样点，第二内核将处理指令传递至第三内核；步骤3，第三内核接收处理指令后，根据运动状态采样点，通过观测方程，计算各运动状态采样点下神经数据的期望，每个期望计算完毕后，第三内核实时将处理指令传递至第四内核，直至得到所有运动状态采样点下神经数据的期望；步骤4，第四内核接收处理指令后，根据神经数据和对应的期望，计算各运动状态采样点下，出现当前神经数据的后验概率，所有运动状态采样点对应的后验概率计算完毕后，第四内核将全部计算结果传递至第一内核；步骤5，第一内核根据运动状态采样点和对应的后验概率，得到预测运动状态，并将预测运动状态传递至ARM处理器；步骤6，ARM处理器接收预测运动状态并输出。

【技术特征摘要】

【专利技术属性】
技术研发人员：田翔，周凡，周橹楠，陈耀武，
申请(专利权)人：浙江大学，
类型：发明
国别省市：浙江;33