本发明专利技术提供了一种面向中高轨卫星有效载荷的管控系统，所述系统包括硬件部分和软件部分，其中，硬件部分包括CPU以及与CPU相连的FPGA模块、通讯模块、总线隔离驱动模块、数据存储器，软件部分包括引导软件、系统程序软件、FPGA软件，所述引导软件和系统程序软件运行于CPU上，主要负责系统硬件初始化、上电自检和数据处理，所述FPGA软件运行于的FPGA模块上，主要负责系统译码控制、指令控制、复位控制及数据存储器托管控制。本发明专利技术适用于卫星载荷常用应用，包含程序重构、通信管理及数据存储，为载荷卫星加载多种程序，使载荷系统可以在不同条件下完成不同的功能，具有高可靠、长寿命、抗辐射性能。
【技术实现步骤摘要】
本专利技术属于航空航天领域，涉及一种中高轨卫星有效载荷的管控方法，特别是涉及一种中高轨卫星有效载荷的程序重构和通讯管理。
技术介绍
中国专利CN103744754A(公开日为2014年4月23日)公开了一种抗辐射加固并行星载计算机系统及其使用方法。该方法通过三块DSP芯片和四块FPGA芯片实现。该系统由一个系统控制单元和三个相同的子系统构成，所述系统控制单元在一块FPGA上实现，每个子系统由一个DSP和一块FPGA组成，并与系统控制单元相连。该系统采用“2并行+1备份”的结构，两个DSP并行处理星载任务，另外一个DSP作为备份，当并行工作的DSP出现不可恢复故障时，备份DSP替换故障DSP。该方法的缺点主要是系统控制单元为单点，从而降低了整个系统的可靠性。中国专利CN103473156A(公开日为2013年12月25日)公开了一种基于实时操作系统的星载计算机三级热备份容错方法。该方法基于实时操作系统的星载计算机三机热备份容错方法，首先构建三台装有相同实时操作系统的计算机。在每个控制周期中，每台单机都通过三机之间的数据交换获取另外两机的数据。然后按照本机和另一机、本机和第三机、另一机和第三机共三种情况进行比较。再根据数据比对结果是否一致，结合单机是否发生过复位、“切机命令字”是否有效等因素，设置本机是否健康的标志。三台单机同步运行，三机的对外输出控制状态相同，由当班机负责最终的对外输出。在故障处理时，由于三台单机均同步运行，当班机切换时不需要再获取状态，所以故障恢复时间短，实时性高，在切换过程中系统控制不存在间隙，系统控制可以平稳过渡，实现了系统的自主重构。该方法仅从软件角度说明了星载计算机的容错方法，未提及硬件方法。
技术实现思路
针对现有技术中的缺陷，本专利技术的目的是提供一种中高轨卫星有效载荷的管控系统，该方法适用于卫星载荷常用应用，包含程序重构、通信管理及数据存储，为载荷卫星加载多种程序，使载荷系统可以在不同条件下完成不同的功能，具有高可靠、长寿命、抗辐射性能。为达到上述目的，本专利技术所采用的技术方案如下:—种面向中高轨卫星有效载荷的管控系统，所述系统包括硬件部分和软件部分，其中，硬件部分包括CPU以及与CPU相连的FPGA模块、通讯模块、总线隔离驱动模块、数据存储器，软件部分包括引导软件、系统程序软件、FPGA软件，所述引导软件和系统程序软件运行于CPU上，主要负责系统硬件初始化、上电自检和数据处理，所述FPGA软件运行于的FPGA模块上，主要负责系统译码控制、指令控制、复位控制及数据存储器托管控制。所述系统的对外通讯接口包括:电源输入+5V和+3.3V、2路中断通道、2套1553B通讯，其中I套为热备份、2路RS232接口、并行数据、地址总线、系统复位和看门狗复位输出信号、4路GP1通道。所述数据存储器包括PROM和EEPROM。所述PROM由I片32KX8位的芯片组成，分配在CPU的Boot PROM内存区间。所述EEPROM由3片IM X 8的芯片组成，EEPROM的读写管理由FPGA及I片由512K X 8芯片组成的SRAM来完成。还包括分配在CPU的RAM块区间的3片由512K X 32芯片组成的SRAM，4片SRAM均具有EDAC功能，I片由512K X 8芯片组成的SRAM作为3片由512K X 32芯片组成的SRAM的EDAC校验使用。所述1553B、FPGA模块主要由16MHz晶振提供时钟信号，所述CPU主要由64MHz晶振提供时钟信号。所述总线隔离驱动模块完成总线数据的驱动与隔离，同时完成上电状态与不上电状态电路之间的潜通。所述1553B直接由CPU控制，其地址空间分配在处理器的1空间，工作模式为RT模式。所述引导软件由软件启动方式控制上电时是从PROM启动、从EEPROM启动还是由软件上载启动，软件启动方式由启动标志位控制，启动标志位每次重新上电后恢复默认值，默认加载主程序，主程序加载完成后，修改启动标志位，通过软复位方式实现其他程序的重构和上载。与现有技术相比，本专利技术具有如下的有益效果:本专利技术较现有技术相比，具有较高的可靠性及抗辐射指标。其中单板可靠性可达到10年0.9562;抗辐射指标为TID > 100kRad(Si)，免SEL，具有较强的抗SEU/SET能力和SEU/SET保护功能。【附图说明】通过阅读参照以下附图对非限制性实施例所作的详细描述，本专利技术的其它特征、目的和优点将会变得更明显:图1为本专利技术系统的电路连接图；图2是本专利技术系统的结构示意图。【具体实施方式】下面结合具体实施例对本专利技术进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本专利技术，但不以任何形式限制本专利技术。应当指出的是，对本领域的普通技术人员来说，在不脱离本专利技术构思的前提下，还可以做出若干变形和改进。这些都属于本专利技术的保护范围。本专利技术所提供的面向中高轨卫星有效载荷的管控系统，为中高轨卫星有效载荷提供了高可靠长寿命的管理控制解决方案。通过宇航级器件和对整机级的冷备份设计，实现了卫星有效载荷的高可靠管理和控制，支持程序重构、通讯(1553B、RS232)、数据存储等功能。旨在实现中高轨道空间环境要求下管理控制指令的接收与解析、系统的配置管理，并可提供处理、接口互联等资源，通过上层软件实现对有效载荷各设备资源间的管理控制、任务调度及重构等功能。图1所示，本专利技术系统组成包括硬件产品和配套软件，硬件部分包括CPU以及与CPU相连的FPGA模块、通讯模块、总线隔离驱动模块、数据存储器，软件部分包括引导软件、系统程序软件、FPGA软件，引导软件和系统程序软件运行于CPU上，主要负责系统硬件初始化、上电自检和数据处理，根据功能需求和存储标志位管理实现程序重构、加载等。FPGA软件运行于的FPGA模块上，主要负责系统译码控制、指令控制、复位控制及EEPROM托管控制。本专利技术适用于长寿命中高轨道当前第1页1 2 本文档来自技高网...
【技术保护点】
一种面向中高轨卫星有效载荷的管控系统，其特征在于，所述系统包括硬件部分和软件部分，其中，硬件部分包括CPU以及与CPU相连的FPGA模块、通讯模块、总线隔离驱动模块、数据存储器，软件部分包括引导软件、系统程序软件、FPGA软件，所述引导软件和系统程序软件运行于CPU上，主要负责系统硬件初始化、上电自检和数据处理，所述FPGA软件运行于的FPGA模块上，主要负责系统译码控制、指令控制、复位控制及数据存储器托管控制。
【技术特征摘要】
【专利技术属性】
技术研发人员：刘启蒙，许红梅，丁慧敏，
申请(专利权)人：中国电子科技集团公司第三十二研究所，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。