ROM单元及其读取方法和装置制造方法及图纸

一种ROM单元及其读取方法和装置，所述ROM单元包括：至少两个只读存储单元组，所述只读存储单元组包括第一晶体管、第二晶体管，所述第一晶体管和第二晶体管的栅端分别与第一字线和第二字线连接，所述第一晶体管和第二晶体管共用同一源端和同一漏端，且所述漏端适于根据所述只读存储单元组中存储的信息，空置或分别与第一位线、所述第二位线或者第三位线连接。上述的方案可以提高ROM单元的存储密度。

【技术实现步骤摘要】

本专利技术涉及半导体
，特别是涉及一种ROM单元及其读取方法和装置。
技术介绍
只读存储器(Read-Only Memory, ROM),是一种只能读出事先所存数据的固态半导体存储器。其特性是一旦储存资料就无法再将之改变或删除，通常用在不需经常变更资料的电子或电脑系统中，并且资料不会因为电源关闭而丢失ROM所存数据，一般是装入整机前事先写好的，整机工作过程中只能读出，而不像随机存储器那样能快速地、方便地加以改写。ROM所存数据稳定，断电后所存数据也不会改变；其结构较简单，读出较方便，因而常用于存储各种固定程序和数据。现有技术中，ROM单元由于只能共用源端，存在着存储密度低的问题。
技术实现思路
本专利技术实施例解决的是如何提高ROM单元的存储密度的问题。为解决上述问题，本专利技术实施例提供了一种ROM单元,所述ROM单元包括:至少两个只读存储单元组，所述只读存储单元组包括第一晶体管、第二晶体管，所述第一晶体管和第二晶体管的栅端分别与第一字线和第二字线连接，所述第一晶体管和第二晶体管共用同一源端和同一漏端，且所述漏端适于根据所述只读存储单元组中存储的信息，空置或分别与第一位线、所述第二位线或者第三位线连接。可选地，所述漏端适于根据所述只读存储单元中存储的信息，空置或分别与所述第一位线、所述第二位线或者第三位线连接，包括:所述漏端适于在所述只读存储单元组中存储的信息为00时，与所述第二位线连接；所述漏端适于在所述只读存储单元组中存储的信息为01时，与所述第一位线连接；所述漏端适于在所述只读存储单元组中存储的信息为10时，与所述第三位线连接；所述漏端适于在所述只读存储单元组中存储的信息为11时，空置。可选地，所述第一晶体管、第二晶体管均为金氧半场效晶体管。本专利技术实施例还提供了一种ROM单元的读取方法，所述方法包括:当读取只读存储单元组中第一晶体管中存储的信息时，同时读取所述第一位线和第二位线的信息；当所述第一位线与所述第二位线均为高电平状态时，所读取的所述第一晶体管中存储的信息为I;当所述第一位线与所述第二位线中至少有一条位线为低电平状态时，所读取的所述第一晶体管中存储的信息为O ;当读取只读存储单元组中第二晶体管中存储的信息时，同时读取所述第二位线和第三位线的信息；当所述第二位线与所述第三位线均为高电平状态时，所读取的所述第二晶体管中存储的信息为I;当所述第二位线与所述第三位线中至少有一条位线为低电平时，所读取的所述第二晶体管中存储的信息为O。本专利技术实施例还提供了一种ROM单元的读取装置，所述装置包括:第一读取单元，适于当读取只读存储单元组中第一晶体管中存储的信息时，同时读取所述第一位线和第二位线的信息；当所述第一位线与所述第二位线均为高电平状态时，所述第一晶体管中存储的信息为I;当所述第一位线与所述第二位线中至少有一条位线为低电平状态时，所述第一晶体管中存储的信息为O ;第二读取单元，适于当读取只读存储单元组中第二晶体管中存储的信息时，同时读取所述第二位线和第三位线的信息；当所述第二位线与所述第三位线均为高电平状态时，所读取的所述第二晶体管中存储的信息为I;当所述第二位线与所述第三位线中至少有一条位线为低电平时，所读取的所述第二晶体管中存储的信息为O。与现有技术相比，本专利技术的技术方案具有以下的优点:通过为ROM单元设置三条位线，使得只读存储单元组中第一晶体管和第二晶体管可以在共用同一源端和漏端的情况下，通过将所述漏端与不同的位线连接，以实现第一晶体管和第二晶体管中存储的信息的相互独立，因此，可以减小所述ROM单元的纵向尺寸，提高ROM单元的存储密度。【附图说明】图1是现有技术中的一种ROM单元的结构示意图；图2是现有技术中的另一种ROM单元的结构示意图；图3是本专利技术实施例中的一种ROM单元的结构示意图；图4是本专利技术实施例中的一种ROM单元中只读存储单元组之间共用漏端的示意图；图5是本专利技术实施例中的一种ROM单元的结构印制版图；图6是本专利技术实施例中的一种ROM单元的读取方法的流程图；图7是本专利技术实施例中的一种ROM单元的读取装置的结构示意图。【具体实施方式】请参见图1和图2所示，现有技术中ROM单元可以包括:第一晶体管11和第二晶体管12，其中，第一晶体管11和第二晶体管12之间采用背靠背的连接方式，第一晶体管11和第二晶体管12通过同一源端与地线(VSS)连接。这种共用源端的晶体管连接方式，可以减少ROM单元所占用的存储面积。为了实现第一晶体管11和第二晶体管12之间共用同一源端，现有技术中，第一晶体管11与第二晶体管12之间结构关系主要有如下两种方式:一种方式是将所述第一晶体管11和第二晶体管12的有源区断开，形成隔离区。另一种方式是将所述第一晶体管11和第二晶体管12的有源区连接在一起，并同时在有源区上增加一层与VSS连接的多晶硅，以形成一关断状态的第三晶体管13。由于所述第三晶体管13为关断状态，可以在第一晶体管11和第二晶体管12之间形成隔离区，使得第一晶体管11与第二晶体管12中存储的信息之间互不影响。虽然第一晶体管11与第二晶体管12之间共用同一源端，可以在一定程度上节省ROM单元所占用的面积，但是，由于所述第三晶体管的存在，且第三晶体管中并未存储有任何的信息，因此，现有技术中的ROM单元仍然存在着存储密度低的问题。为解决现有技术中存在的上述问题，本专利技术实施例采用的技术方案通过为ROM单元设置三条位线，可以减小所述ROM单元的纵向尺寸，提高ROM单元的存储密度。为使本专利技术的上述目的、特征和优点能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。图3示出了本专利技术实施例中的一种ROM单元的结构示意图。如图3所示的ROM单元，至少可以包括:只读存储单元组301和只读存储单元组302，所述只读存储单元组301和只读存储单元组302具有相同的结构，可以分别包括第一晶体管、第二晶体管。其中，第一晶体管和第二晶体管的栅端分别与第一字线WLl和第二字线WL2连接，所述第一晶体管和第二晶体管共用同一源端和同一漏端，且所述漏端适于根据所述只读存储单元组301中存储的信息，空置或分别与第一位线BL1、所述第二位线BL2或者第三位线BL3连接。在具体实施中，所述漏端根据所述只读存储单元中存储的信息，空置或第一位线BLl、所述第二位线BL2或者第三位线BL3，可以包括:当所述只读存储单元组中存储的信息为00时，也即第一字线WLl编程为0，第二字线WL2编程为O时，所述漏端可以通过编程孔与所述第二位线BL2连接。当所述只读存储单元组中存储的信息为01时，也即第一字线WLl编程为0，第二字线WL2编程为I时，所述漏端可以通过编程孔与所述第一位线BLl连接。当前第1页1 2 本文档来自技高网...

【技术保护点】
一种ROM单元，其特征在于，包括至少两个只读存储单元组，所述只读存储单元组包括第一晶体管、第二晶体管，所述第一晶体管和第二晶体管的栅端分别与第一字线和第二字线连接，所述第一晶体管和第二晶体管共用同一源端和同一漏端，且所述漏端适于根据所述只读存储单元组中存储的信息，空置或分别与第一位线、所述第二位线或者第三位线连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：于跃，黄瑞锋，吴守道，王林，
申请(专利权)人：展讯通信上海有限公司，
类型：发明
国别省市：上海;31