鳍状结构及其制造方法技术

本发明专利技术公开一种鳍状结构及其制造方法，该鳍状结构包含有一基底，具有一第一鳍状结构位于一第一区，以及一第二鳍状结构位于一第二区，其中第二鳍状结构包含一阶梯状的剖面结构部分。本发明专利技术也提供二种形成此鳍状结构的方法。例如，提供一基底，具有一第一鳍状结构以及一第二鳍状结构。接着，进行一处理制作工艺，将第二鳍状结构的顶部的一外表面改质，而形成一改质部。其后，进行一移除制作工艺，经由对于第一鳍状结构以及第二鳍状结构与对于改质部的高移除选择比，而移除改质部，因而形成具有一阶梯状的剖面结构部分的第二鳍状结构。

【技术实现步骤摘要】

本专利技术涉及一种鳍状结构及其制造方法，且特别是涉及一种具有一阶梯状的剖面结构的鳍状结构及其制造方法。
技术介绍
随着半导体元件尺寸的缩小，维持小尺寸半导体元件的效能是目前业界的主要目标。为了提高半导体元件的效能，目前已逐渐发展出各种多栅极场效晶体管元件(multi-gateMOSFET)。多栅极场效晶体管元件包含以下几项优点。首先，多栅极场效晶体管元件的制作工艺能与传统的逻辑元件制作工艺整合，因此具有相当的制作工艺相容性；其次，由于立体结构增加了栅极与基底的接触面积，因此可增加栅极对于通道区域电荷的控制，从而降低小尺寸元件带来的漏极引发的能带降低(DrainInducedBarrierLowering，DIBL)效应以及短通道效应(shortchanneleffect)；此外，由于同样长度的栅极具有更大的通道宽度，因此也可增加源极与漏极间的电流量。更进一步而言，由于位于不同区域，例如逻辑电路区以及输出/输入高压电路区，的晶体管用途不同，其所需的立体结构应当不相同，才能达到个别所需的电性要求。因此，如何在各别区域分别形成能符合该区域的电性要求的立体结构，已为当今产业的一重要议题。
技术实现思路
本专利技术的目的在于提出一种鳍状结构及其方法，其选择性地在部分区域形成具有阶梯状的剖面结构的鳍状结构，以能分别在各区域形成具有不同高度以及临界尺寸(criticaldimension,CD)的鳍状结构，因而能形成符合各区域的电性要求的晶体管。为达上述目的，本专利技术提供一种鳍状结构，包含有一基底，具有一第一鳍状结构位于一第一区，以及一第二鳍状结构位于一第二区，其中第二鳍状结构包含一阶梯状的剖面结构部分。本专利技术提供一种形成鳍状结构的方法，包含有下述步骤。首先，提供一基底，具有一第一鳍状结构位于一第一区，以及一第二鳍状结构位于一第二区。接着，填入一绝缘结构分别于第一区的第一鳍状结构侧边以及第二区的第二鳍状结构侧边。接续，形成一图案化掩模，覆盖第一区但暴露出第二区。续之，移除第二区的绝缘结构的一顶部，因而暴露出第二鳍状结构的一第一顶部。继之，进行一处理制作工艺，将第二鳍状结构的第一顶部的一外表面改质，因而形成一改质部，覆盖第二鳍状结构的第一顶部。而后，移除图案化掩模。其后，进行一移除制作工艺，经由对于第一鳍状结构以及第二鳍状结构与对于改质部以及绝缘结构的高移除选择比，而移除绝缘结构的一部分以及改质部，因而暴露出第一鳍状结构的一顶部以及第二鳍状结构的一第二顶部。本专利技术提供一种形成鳍状结构的方法，包含有下述步骤。首先，提供一基底，具有一第一鳍状结构位于一第一区，以及一第二鳍状结构位于一第二区。接续，形成一第一栅极跨设第一鳍状结构，以及一第二栅极跨设第二鳍状结构，其中第一栅极依序包含一第一介电层以及一第一牺牲栅极覆盖第一鳍状结构，且第二栅极依序包含一第二介电层以及一第二牺牲栅极覆盖第二鳍状结构。续之，移除第一牺牲栅极以及第二牺牲栅极，因而暴露出第一介电层以及第二介电层。继之，覆盖一掩模于第一区但暴露出第二区。而后，进行一移除制作工艺，移除第二鳍状结构的一顶部的一外表面。之后，移除掩模。基于上述，本专利技术提出一种鳍状结构及其方法，其先以掩模覆盖第一区，再移除第二区的第二鳍状结构的顶部的外表面，因而能仅在第二区形成具有阶梯状的剖面结构的第二鳍状结构，进而能分别在不同区域形成具有不同高度以及临界尺寸的鳍状结构，使能形成符合各区域的电性要求的晶体管。再者，移除第二区的第二鳍状结构顶部的外表面的方法可包含：直接进行移除制作工艺移除部分的第二区的第二鳍状结构的顶部的外表面；或者，先进行处理制作工艺将第二区的第二鳍状结构的顶部的外表面改质，再进行移除制作工艺移除改质的部分。附图说明图1-图5为本专利技术一第一实施例的形成鳍状结构的方法的剖面示意图；图6-图10为本专利技术一第二实施例的形成鳍状结构的方法的剖面示意图。主要元件符号说明10a、10b、10b1、30a、30b、30b1：绝缘结构10bt、112a1、212b1、30bt：顶部20、K2：掩模20a：图案化掩模110：基底112a、212a：第一鳍状结构112b、212b、212b’：第二鳍状结构112b1：第一顶部112b2：第二顶部120：改质部220a：第一栅极220b：第二栅极222a：第一介电层222b：第二介电层224a：第一牺牲栅极224b：第二牺牲栅极230a、230b：间隙壁240a、240b：层间介电层250a、250b：介电层A：第一区B：第二区C1、C2：阶梯状的剖面结构部分K1：图案化光致抗蚀剂Q1、Q3、Q4：移除制作工艺Q2：处理制作工艺R1、R2：凹槽S1：外表面T1：外表面T2、T3、T4、T5、T6：顶面h1、h2、h3、h4、h5：高度p1、p2、p3：顶部间距w1、w2、w3：顶部宽度θ1、θ2：弯曲角度具体实施方式图1-图5绘示本专利技术一第一实施例的形成鳍状结构的方法的剖面示意图。如图1所示，形成一基底110，可分为一第一区A以及一第二区B。在本实施例中，第一区A为一高临界电压(highvoltagethreshold,HVT)区，而第二区B为一低临界电压(lowvoltagethreshold,LVT)区；例如第一区A为一输出/输入高压区，而第二区B为一逻辑电路区，但本专利技术不以此为限。此外，为能清晰揭示本专利技术，本实施例仅绘示二区域，但本专利技术也可同时应用于三个或三个以上的区域，视实际需要而定。基底110具有二第一鳍状结构112a于第一区A，二第二鳍状结构112b于第二区B。本实施例于第一区A中形成二个第一鳍状结构112a，以及于第二区B中形成二个第二鳍状结构112b，但所形成的第一鳍状结构112a或者第二鳍状结构112b的个数非限于此。在本实施例中，第一鳍状结构112a与第二鳍状结构112b为相同的结构；意即，第一鳍状结构112a的一高度h1与第二鳍状结构112b的一高度h2相同，第一鳍状结构112a的一顶部宽度w1与第二鳍状结构112b的一顶部宽度w2相同，各第一鳍状结构112a之间的一顶部间距p1与各第二鳍状结构112b之间的一顶部间距p2相同，如此一来，对称的结构可方便后续制作工艺对于单一区域或者同时对于本文档来自技高网...

【技术保护点】
一种鳍状结构，包含有：基底，具有第一鳍状结构，位于一第一区；以及第二鳍状结构，位于一第二区，其中该第二鳍状结构包含一阶梯状的剖面结构部分。

【技术特征摘要】
1.一种鳍状结构，包含有：
基底，具有第一鳍状结构，位于一第一区；以及第二鳍状结构，位于一
第二区，其中该第二鳍状结构包含一阶梯状的剖面结构部分。
2.如权利要求1所述的鳍状结构，其中该第一鳍状结构的顶部宽度大于
该第二鳍状结构的顶部宽度。
3.如权利要求1所述的鳍状结构，还包含：
绝缘结构，分别设置于该第一区的该第一鳍状结构侧边以及该第二区的
该第二鳍状结构侧边，且该阶梯状的剖面结构部分高于该绝缘结构的一顶
面。
4.如权利要求1所述的鳍状结构，其中位于该第一区的该绝缘结构的一
顶面高于位于该第二区的该绝缘结构的一顶面。
5.如权利要求1所述的鳍状结构，其中该第一鳍状结构突出于该绝缘结
构的一高度，小于该第二鳍状结构突出于该绝缘结构的一高度。
6.如权利要求1所述的鳍状结构，其中该第一鳍状结构突出于该基底的
一高度，大于该第二鳍状结构突出于该基底的一高度。
7.如权利要求1所述的鳍状结构，还包含：
多个该第一鳍状结构以及多个该第二鳍状结构，且各该第一鳍状结构的
顶部之间的间距小于各该第二鳍状结构的顶部之间的间距。
8.如权利要求1所述的鳍状结构，其中该第一区包含一高临界电压(high
voltagethreshold,HVT)区以及该第二区包含一低临界电压(lowvoltage
threshold,LVT)区。
9.一种形成鳍状结构的方法，包含有：
提供一基底，具有第一鳍状结构，位于一第一区；以及第二鳍状结构位
于一第二区；
分别填入一绝缘结构于该第一区的该第一鳍状结构侧边以及该第二区
的该第二鳍状结构侧边；
形成一图案化掩模，覆盖该第一区但暴露出该第二区；
移除该第二区的该绝缘结构的一顶部，因而暴露出该第二鳍状结构的一
第一顶部；
进行一处理制作工艺，将该第二鳍状结构的该第一顶部的一外表面改
质，因而形成一改质部，覆盖该第二鳍状结构的该第一顶部；
移除该图案化掩模；以及
进行一移除制作工艺，经由对于该第一鳍状结构以及该第二鳍状结构与
对于该改质部以及该绝缘结构的高移除选择比，而移除该绝缘结构的一部分
以及该改质部，因而暴露出该第一鳍状结构的一顶部以及该第二鳍状结构的<...

【专利技术属性】
技术研发人员：沈文骏，傅思逸，吴彦良，刘家荣，洪裕祥，张仲甫，吕曼绫，陈意维，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：中国台湾;71