本发明专利技术提出的一种小型化双收双发通用终端系统级封装方法，旨在提供一种可靠性高、通用性强、小型化水平高的系统级封装方法。本发明专利技术通过下述技术方案予以实现：将具有双收双发能力的信号处理通用平台，封装为一片具有系统级封装SIP的小型化SIP芯片，SIP芯片电路的数字电路部分采用“FPGA+DSP”的通用信号处理平台架构，模拟电路部分采集两路模拟中频输入信号和两路模拟中频输出信号，与双通道接收信道和双通道发射信道共同构建一个具有双收双发功能的小型化通用终端，该终端通过双通道接收信道模块接收双路射频信号，通过基于SIP芯片的信号处理完成中频信号数模转换和模数转换后，经双通道发射信道模块放大输出射频信号。
【技术实现步骤摘要】
本专利技术涉及一种基于系统级封装SIP(System In a Package)架构的小型化双收双发通用终端设计方法。
技术介绍
目前，随着我国航天器发射任务越来越频繁，航天器种类越来越丰富，航天器电子系统的发展趋势向着小型化、高性能化、多功能化、低成本和高可靠性等方向发展。高性能化主要体现在航天器电子系统的体积小、重量轻、功耗小、高效率、高可靠、长寿命、测试性、复杂电磁环境等性能，多功能化主要体现在航天器的遥测、遥控、外测、导航、控制等功能综合化，设计思路正向芯片化集成思路转变，这种基于系统级封装SIP架构的芯片化设计思想，无论在性能指标、体积、功耗、可靠性、还是在低成本、灵活性、可扩展性等方面都具有传统设备级综合集成系统不可比拟的优势。目前，我国现有飞行器终端产品的小型化程度已经越来越无法满足实际工程的使用要求，而采用现有的设计手段也很难对设备的小型化程度作出更大改善。为更好的对接目标用户的工程需求，必须拓展思路，借助新的设计技术、设计工艺和设计方法来改善目前产品的小型化研制水平。系统级封装(SystemIn a Package)指用任何组合，将多个具有不同功能和采用不同工艺制备的有源元/器件、无源元/器件、MEMS器件、分立的KGD(Known Good Die)诸如光电芯片、生物芯片等，在三维集成组装成为具有多层器件结构，并且可以提供多种功能的单个标准封装件，形成一个系统或者子系统。SIP是基于S0C的一种新封装技术，将一个或多个裸芯片及可能的无源元件构成的高性能模块装载在一个封装外壳内，包括将这些芯片层叠在一起，且具备一个系统的功能。SIP将多个1C和无源元件封装在高性能基板上，可方便地兼容不同制造技术的芯片，从而使封装由单芯片级进人系统集成级。SIP是在基板上挖凹槽，芯片镶嵌其中，可降低封装体厚度，电阻、电容、电感等生成于基板上方，最后用高分子材料包封。常用的基板材料为FR_4、LCP(Liquid Crystal Polymer)。低温共烧多层陶瓷LTCC、Qsprey Metal Al/SiC颗粒增强金属基复合材料等。SIP在一个封装中密封多个芯片，通常采用物理的方法将两个或多个芯片重叠起来，或在同一封装衬底上将叠层一个挨一个连接起来，使之具有新的功能。SIP封装也就是多芯片堆叠的3D封装内系统(SyStem-1n-3Dpackage)集成，在垂直芯片表面的方向上堆叠，互连两块以上裸芯片的封装，其空间占用小，电性能稳定，向系统整合封装发展。SIP封装并无一定型态，就芯片的排列方式而言，SIP可为多芯片模的平面式2D封装，也可再利用3D封装的结构，以有效缩减封装面积;而其内部接合技术可以是单纯的打线接合(Wire Bonding)，亦可使用覆晶接合(Flip Chip)，但也可二者混用。除了2D与3D的封装结构外，另一种以多功能性基板整合组件的方式，也可纳入SIP的涵盖范围。此技术主要是将不同组件内藏于多功能基板中，亦可视为是SIP的概念，达到功能整合的目的。不同的芯片排列方式，与不同的内部接合技术搭配，使SIP的封装型态产生多样化的组合，并可依照客户或产品的需求加以客制化或弹性生产。构成SIP技术的要素是封装载体与组装工艺。前者包括PCB，LTCC，Silicon Sub mount(其本身也可以是一块1C)。后者包括传统封装工艺(Wire bond和Flip Chip)和SMT设备。无源器件是SIP的一个重要组成部分，其中一些可以与载体集成为一体(Embedded，MCM-D等)，另一些(精度高、Q值高、数值高的电感、电容等)通过SMT组装在载体上。SIP的主流封装形式是BGA。就目前的技术状况看，SIP本身没有特殊的工艺或材料。由于SIP的产业模式不再是单一的代工，模块划分和电路设计是另外的重要因素。模块划分是指从电子设备中分离出一块功能，既便于后续的整机集成又便于SIP封装。随着模块复杂度的增加和工作频率(时钟频率或载波频率)的提高，系统设计的难度会不断增加，导致产品开发的多次反复和费用的上升。
技术实现思路
本专利技术的目的是针对现有技术飞行器终端产品存在的不足之处，提供一种可靠性高、通用性强、小型化水平高的。本专利技术通过以下措施来达到。一种，其特征在于包括如下步骤:将具有双收双发能力的信号处理通用平台，封装为一片具有系统级封装SIP的小型化SIP芯片，该芯片集成了现场可编程门阵列FPGA、数字信号处理器DSP，串行外设接口 SP1、低压差分信号LVDS、通用异步收发传输器UART、平衡电压数字接口 RS422和内部集成电路总线I2C和通用输入输出GP10接口芯片，以及二次电源稳压和外围匹配电路集成电路；SIP芯片电路的数字电路部分采用“FPGA+DSP”的通用信号处理平台架构和FPGA+DSP信号处理算法，完成终端上使用的各种设备管理;模拟电路部分采集两路模拟中频输入信号和两路模拟中频输出信号，与双通道接收信道和双通道发射信道共同构建一个具有双收双发功能的小型化通用终端，该终端通过双通道接收信道模块接收双路射频信号，通过基于SIP芯片的信号处理完成中频信号数模转换和模数转换后，经双通道发射信道模块放大输出射频信号，电源模块为双通道接收信道模块、基于SIP芯片的信号处理和双通道发射信道模块提供二次电源。本专利技术相比于现有技术具有如下有益效果: 可靠性高。本专利技术采用系统级封装SIP技术，将一个具有双收双发能力的信号处理核心电路封装成一片小型化SIP芯片，该SIP芯片将集成芯片的二次电源稳压、外围匹配电路等集成为一体，可以直接替代原有独立的各种集成芯片直接使用，对设计电路人员来讲，不仅简化了设计，而且提高了电路的使用可靠性。同时，该封装芯片经过厂家验证封装后，将经过一系列的试验、测试，大大提高了芯片的可靠性水平。通用性强。本专利技术数字电路部分采用“FPGA+DSP”的通用信号处理平台架构，这种组合电路具有更强的信号处理能力。可通过SIP芯片的FPGA+DSP信号处理算法，完成终端上使用的各种设备管理。具体FPGA+DSP信号处理算法主要根据FPGA+DSP的可编程特性，编程管理SIP芯片内各集成电路的配置电路，通过工作模式选择，静默设备中各种集成电路(如数模转换器DAC、模数转换器ADC、DSP等)的工作状态，按实际需求实现最优的资源配置，构建单收单发的、单收的、单发的、双收的、双发的等各类别小型化通用终端。另外，该小型化终端的对外接口丰富，包括3?1、1^03、1^1^、1?422、12(:和6?10等各种接口，可完成与外部设备之间的通信与控制功能，增强了产品的通用性，增加了使用的灵活性和扩展性。小型化水平高。本专利技术将一个双收双发通用终端的核心信号处理模块采用SIP封装技术后，体积大大压缩，再结合现有信道的厚薄膜等微波技术，直接射频调制技术来节省信道的本振、上变频器等电路。这种基于SIP技术的信号处理通用平台采用SIP技术，将一个具有双收双发能力的信号处理核心电路封装成一片小型化芯片，使其具有生产性好、使用简单可靠、通用性强和小型化等优点。【附图说明】 下面结合附图和实施例对专利技术进一步说明。图1是本专利技术小型化双收双发通用终端系统级封装原理框图。图2是本专利技术SIP芯片本文档来自技高网...
【技术保护点】
一种小型化双收双发通用终端系统级封装方法，其特征在于包括如下步骤：将具有双收双发能力的信号处理通用平台，封装为一片具有系统级封装SIP的小型化SIP芯片，该芯片集成了现场可编程门阵列FPGA、数字信号处理器DSP，串行外设接口SPI、低压差分信号LVDS、通用异步收发传输器UART、平衡电压数字接口RS422和内部集成电路总线I2C和通用输入输出GPIO接口芯片，以及二次电源稳压和外围匹配电路集成电路；SIP芯片电路的数字电路部分采用“FPGA+DSP”的通用信号处理平台架构和FPGA+DSP信号处理算法，完成终端上使用的各种设备管理；模拟电路部分采集两路模拟中频输入信号和两路模拟中频输出信号，与双通道接收信道和双通道发射信道共同构建一个具有双收双发功能的小型化通用终端，该终端通过双通道接收信道模块接收双路射频信号，通过基于SIP芯片的信号处理完成中频信号数模转换和模数转换后，经双通道发射信道模块放大输出射频信号，电源模块为双通道接收信道模块、基于SIP芯片的信号处理和双通道发射信道模块提供二次电源。
【技术特征摘要】
【专利技术属性】
技术研发人员：李军，陈霞，
申请(专利权)人：中国电子科技集团公司第十研究所，
类型：发明
国别省市：四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。