本实用新型专利技术公开了一种高速数据线测试仪，包括微处理器，及与微处理器双向通信连接的PROMS、FLASH、DDR4、DDR2及输入接口和输出接口；所述输入接口包括48个输入接口，所述输出接口包括48个输出接口。本实用新型专利技术所述微处理器与输入接口之间及微处理器与输出接口之间各设置一ESD保护电路；所述测试仪还设置一LCD触摸屏，LCD触摸屏与微处理器双向通信连接。与现有技术相比，本实用新型专利技术的有益效果是：接口多，可以同时测试多条数据线，结构简单，测试速度快，降低了成本，提高了效率。
【技术实现步骤摘要】
本技术涉及数据线测试设备，特别是涉及一种高速数据线测试仪。
技术介绍
现有技术中，在生产高速数据线如HDM1、DP、SATA和USB等数据线时都需要进行数据线性能测试，但在进行HMDI数据线、DP数据线、SATA数据线、USB3.0和USB3.1数据线测试时，如果使用不同的测试机，就换来换去，增加的企业的生产成本。现在虽然也有专门的数据线测试仪，但是专门的数据线测试仪，采用传输特定数据线的数据包，验证传输数据包的误码率，中间考虑了一些特定数据线传输协议。同时硬件电平接口也各异，较为复杂。
技术实现思路
本技术的目的在于克服现有技术的不足，提供一种高速数据线测试仪，结构简单，测试速度快，测试成本低。为了达到上述目的，本技术采用的技术方案是:一种高速数据线测试仪，包括微处理器，及与微处理器双向通信连接的PR0MS(PR0M的英文缩写为Programmable Read-Only Memory，一可编程只读存储器)、FLASH(Flash EEPROM Memory，存储芯片之一)、DDR4(DDR，又称双倍速率SDRAM)、DDR2及输入接口和输出接口；所述输入接口包括48个输入接口，所述输出接口包括48个输出接口。作为本技术的较佳实施例，本技术所述微处理器由FPGA芯片组成。作为本技术的较佳实施例，本技术所述由FPGA芯片采用FPGAGX1650芯片。作为本技术的较佳实施例，本技术所述FLASH由MT29F2G08AAD芯片组成。作为本技术的较佳实施例，本技术所述DDR4由MT40A512M8HX-093E芯片组成。作为本技术的较佳实施例，本技术所述PR0MS由EPCQL256芯片组成，为FPGA的配置芯片。作为本技术的较佳实施例，本技术所述DDR2由MT47H32M16-3芯片组成。作为本技术的较佳实施例，本技术所述微处理器与输入接口之间及微处理器与输出接口之间各设置一ESD(Electro_Static discharge的意思是静电释放)保护电路。作为本技术的较佳实施例，本技术所述ESD保护电路由保护二极管ESD8006组成。作为本技术的较佳实施例，本技术所述测试仪还设置一LCD触摸屏，IXD触摸屏与微处理器双向通信连接。与现有技术相比，本技术的有益效果是:接口多，可以同时测试多条数据线， 结构简单，测试速度快，降低了成本，提高了效率。【附图说明】图1为本技术的电路结构原理框图；图2为本技术测试仪测试原理示意图。【具体实施方式】本技术的主旨在于克服现有技术的不足，提供一种高速数据线测试仪，结构简单、成本低、测试速度快。下面结合实施例参照附图进行详细说明，以便对本技术的技术特征及优点进行更深入的诠释。本技术的整体结构图如图1所示，一种高速数据线测试仪，包括微处理器，及与微处理器双向通信连接的PR0MS、FLASH、DDR4、DDR2及输入接口和输出接口 ；所述输入接口包括48个输入接口，所述输出接口包括48个输出接口。本仪器为通用的高速测试线测试仪，具有96个输入输出接口，即有48个输出口和48个输入口。高速测试线测试仪并可动态分析分组，如测量USB3.1数据线时，每条数据线为6个输出，6个输入，可同时测量8条USB数据线，如果是测量HDMI数据线时，只可以配置为8个输出和8个输入为一组，可同测量6条，每一条有问题，会提示第几组测量出错。优选地，本技术所述微处理器由FPGA芯片组成。微控制器采用Altera公司的Stratix 10 GX的FPGAGX1650芯片，该芯片最大的特点之一是具有96个收发器，刚好能满足本仪器的需求。96个收发器中，有64个最大速率为30 Gbps，另32个的最大速率也到达17.4 Gbps。能满足目前高速数据线最大速率15 Gbps的需求，而且还与升级空间。内建32位的N1s II处理器，负责系统的控制。FLASH为MT29F2G08AAD，芯片有2GBit的容量，作为系统的程序存储器，用于存储系统运行的程序和非易失性数据(显示界面的图片等等)。DDR4采用MT40A512M8HX-093E该芯片是4Gb的DDR，位宽为8bit，设计中使用了8片，组成了64位宽的32Gb的内存，S卩4G内存。使用1067MHz的速率(该芯片支持1600MHz, 1200 MHz, 1067 MHz三种速率)最大的数据吞吐可达68Gbps。FPGA内建TFT屏控制器(类似于显卡)，使用了一片MT47H32M16-3作为显存，这个是32M*16的DDR2存储器，组成64MB的显存，使用16位宽的接口，333MHz的速率专供TFT屏使用。同时外接电容触摸屏驱动芯片GT818，负责触摸屏的输入识别，完成人机界面的控制。PR0MS为FPGA的配置芯片，这里选用EPCQL256，是FPGA是重配置芯片，提供了256MB i t的容量，可满足大规模FPGA设计的重配置要求。为了防止在数据线测试过程中的静电损坏测试机的内部电路，在输入接口及输出接口处设计了ESD保护电路，采用了超低电容的ESD保护二极管ESD8006，该二极管只有0.25pF的电容，对15 Gbps的数据传输几乎没影响。本技术工作原理如图2所示，图2仅设置2个数据接口的实例。测试过程如下:本测试仪与专门的数据线测试仪不同，专门的数据线测试仪，采用传输特定数据线的数据包，验证传输数据包的误码率，中间考虑了一些特定数据线传输协议。同时硬件电平接口也各异，较为复杂。本测试仪统一采用传输一种单一高速信号，此高速信号的时钟频率与被测数据线所用的协议的最高频率相同(不关心数据线的传输协议)。通过测试被测数据线在传输高速数据时的数据误码率来判断数据线是否合格(与网络分析仪的测试原理有些相似)。如用户选择测量USB3.1数据线时，因为USB3.1的最高传输速率为lOGbps，所以系统会自动设置高速收发器的数据收发器的频率为10GHz来进行数据收发传输。同时一条数据线只使用了 12个收发接口，本仪器设计了96个收发接口，即可同时测量8条USB数据线。通过以上实施例中的技术方案对本技术进行清楚、完整的描述，显然所描述的实施例为本技术一部分的实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。【主权项】1.一种高速数据线测试仪，其特征在于:包括微处理器，及与微处理器双向通信连接的PROMS、FLASH、DDR4、DDR2及输入接口和输出接口；所述输入接口包括48个输入接口，所述输出接口包括48个输出接口。2.根据权利要求1所述的高速数据线测试仪，其特征在于:所述微处理器由FPGA芯片组成。3.根据权利要求2所述的高速数据线测试仪，其特征在于:所述由FPGA芯片采用FPGAGX1650 芯片。4.根据权利要求3所述的高速数据线测试仪，其特征在于:所述FLASH由MT29F2G08AAD芯片组成。5.根据权利要求4所述的高速数据线测试仪，其特征在于:所述DDR4由MT40A512M8HX-093E芯片组成。6.根本文档来自技高网...
【技术保护点】
一种高速数据线测试仪，其特征在于：包括微处理器，及与微处理器双向通信连接的PROMS、FLASH、DDR4、DDR2及输入接口和输出接口；所述输入接口包括48个输入接口，所述输出接口包括48个输出接口。
【技术特征摘要】
【专利技术属性】
技术研发人员：张志坚，苏秋榆，陈平平，
申请(专利权)人：东莞理工学院，
类型：新型
国别省市：广东;44
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。