一种CRC计算方法及装置制造方法及图纸

一种CRC计算方法及装置，比较容易应用到灵活带宽以太网的场景。根据本发明专利技术实施例提供的技术方案，所述第一脉冲的二进制序列包括所述第一报文和所述第二报文。所述第一报文中的比特的数量不等于所述第二报文中的比特的数量。将所述第一报文分发到第一CRC计算电路。将所述第二报文分发到第二CRC计算电路。通过第一CRC计算电路计算得到所述第一报文的CRC。通过所述第二CRC计算电路得到所述第二报文的CRC。如果将上述技术方案应用到灵活以太网的上述应用场景中，则可以分别计算来自不同的发送器的不同长度报文的CRC。因此，上述技术方案可以较好的应用在灵活以太网的场景中。

【技术实现步骤摘要】
【国外来华专利技术】一种CRC计算方法及装置
本专利技术涉及通信领域，尤其涉及一种循环冗余码(英文：cyclicredundancycode，简称：CRC)计算方法及装置。
技术介绍
循环冗余校验(英文：cyclicredundancycheck)是一种校验方法。在通信系统中，循环冗余校验是一种常用的错误校验方法。具体来说，源端可以根据生成多项式计算原始数据的CRC。CRC也可以称为循环冗余校验码(英文：cyclicredundancycheckcode)。源端在原始数据后添加CRC并向宿端发送添加了CRC的原始数据。宿端收到添加了CRC的原始数据后，可以根据CRC以及生成多项式校验原始数据在传送过程中是否发生错误。现有技术中，接收器中设置有对应特定长度的报文的CRC计算电路。接收器收到特定长度的报文后，可以根据CRC计算电路对特定长度的报文是否发生错误进行校验。上述技术方案不能较好地适用于灵活以太网(英文：flexibleethernet)。
技术实现思路
本专利技术实施例提供了一种CRC计算方法及装置，可以较好地适用于灵活以太网。第一方面，提供一种循环冗余校验码CRC计算方法，该方法包括：接收第一脉冲的二进制序列，所述第一脉冲的二进制序列包括第一报文和第二报文，所述第一报文的比特的数量为M，所述第二报文的比特的数量是N，M和N为正整数，M不等于N；将所述第一报文分发到第一CRC计算电路，所述第一CRC计算电路计算所述第一报文的CRC；将所述第二报文分发到第二CRC计算电路，所述第二CRC计算电路计算所述第二报文的CRC。结合第一方面，在第一种可能的实现方式中，所述第一脉冲的二进制序列还包括第三报文，所述第三报文的比特的数量为X，所述方法还包括：根据所述第三报文生成第一二进制序列，所述第一二进制序列的比特的数量为Y，所述第一二进制序列的高X比特的值等于所述第三报文的比特的值，所述第一二进制序列的低C比特的值等于0，Y＝X+C，Y、X和C为正整数；将所述第一二进制序列分发到第三CRC计算电路，所述第三CRC计算电路计算所述第一二进制序列的CRC。结合第一方面或者第一方面的第一种可能的实现方式，在第二种可能的实现方式中，所述第一脉冲的二进制序列还包括第四报文的高A比特，所述第四报文的比特的数量是A+B，所述方法还包括：根据所述第四报文的高A比特生成第二二进制序列，所述第二二进制序列的比特的数量为G，所述第二二进制序列的高A比特的值等于所述第四报文的高A比特的值，所述第二二进制序列的低H比特的值等于0，G＝A+H，A、B、和G为正整数，H为大于或者等于0的整数，B小于或者等于G；将所述第二二进制序列分发到第四CRC计算电路，所述第四CRC计算电路计算所述第二二进制序列的CRC以对所述第四CRC计算电路的CRC寄存器的值进行初始化；接收第二脉冲的二进制序列，所述第二脉冲是所述第一脉冲的下一个脉冲，所述第二脉冲的二进制序列包括所述第四报文的低B比特；将所述第四报文的低B比特分发到所述第四CRC计算电路；所述第四CRC计算电路以所述第二二进制序列的CRC为所述第四CRC计算电路的CRC寄存器的初始值计算所述第四报文的低B比特的CRC。结合第一方面或者第一方面的第一种可能的实现方式，在第三种可能的实现方式中，所述第一脉冲的二进制序列还包括第四报文的高A比特，所述第四报文的比特的数量是A+B，所述方法还包括：根据所述第四报文的高A比特生成第二二进制序列，所述第二二进制序列的比特的数量为G，所述第二二进制序列的高A比特的值等于所述第四报文的高A比特的值，所述第二二进制序列的低H比特的值等于0，G＝A+H，A、B和G为正整数，H为大于或者等于0的整数；将所述第二二进制序列分发到第四CRC计算电路，所述第四CRC计算电路计算所述第二二进制序列的CRC；接收第二脉冲的二进制序列，所述第二脉冲是所述第一脉冲的下一个脉冲，所述第二脉冲的二进制序列包括所述第四报文的低B比特；将所述第四报文的低B比特分发到第五CRC计算电路，所述第五CRC计算电路以所述第二二进制序列的CRC为所述第五CRC计算电路的CRC寄存器的初始值计算所述第四报文的低B比特的CRC。结合第一方面或者第一方面的第一种至第三种可能的实现方式中的任意一种可能的实现方式，在第四种可能的实现方式中，所述第一CRC计算电路包括第一数据异或计算电路，所述第一数据异或计算电路表示为：其中，中的d0至dn-1分别是所述M比特的二进制序列的最低比特至最高比特，n取值为M；为生成多项式矩阵，pm-1至p0是所述第一CRC计算电路的CRC多项式的系数，m为生成多项式的阶数，为变换矩阵；所述第二CRC计算电路包括第二数据异或计算电路，所述第二数据异或计算电路表示为：其中，中的d0至dn-1分别是所述M比特的二进制序列的最低比特至最高比特，n取值为N；为生成多项式表项矩阵，pm-1至p0是所述第一CRC计算电路的CRC多项式的系数，m为生成多项式的阶数，为变换矩阵。第二方面，提供一种循环冗余校验码CRC计算装置，该装置包括：接收单元，用于接收第一脉冲的二进制序列，所述第一脉冲的二进制序列包括第一报文和第二报文，所述第一报文的比特的数量为M，所述第二报文的比特的数量是N，M和N为正整数，M不等于N；调度单元，用于将所述接收单元接收的所述第一报文分发到第一CRC计算电路，将所述接收单元接收的所述第二报文分发到第二CRC计算电路；所述第一CRC计算电路，用于计算所述调度单元分发的所述第一报文的CRC；所述第二CRC计算电路，用于计算所述调度单元分发的所述第二报文的CRC。结合第二方面，在第一种可能的实现方式中，所述装置还包括第三CRC计算电路，所述第一脉冲的二进制序列还包括第三报文，所述第三报文的比特的数量为X；所述调度单元还用于：根据所述接收单元接收的所述第三报文生成第一二进制序列，所述第一二进制序列的比特的数量为Y，所述第一二进制序列的高X比特的值等于所述第三报文的比特的值，所述第一二进制序列的低C比特的值等于0，Y＝X+C，Y、X和C为正整数；将所述第一二进制序列分发到所述第三CRC计算电路；所述第三CRC计算电路，用于计算所述调度单元分发的所述第一二进制序列的CRC。结合第二方面或者第二方面的第一种可能的实现方式，在第二种可能的实现方式中，所述装置还包括第四CRC计算电路，所述第一脉冲的二进制序列还包括第四报文的高A比特，所述第四报文的比特的数量是A+B；所述调度单元还用于：根据所述第四报文的高A比特生成第二二进制序列，所述第二二进制序列的比特的数量为G，所述第二二进制序列的高A比特的值等于所述第四报文的高A比特的值，所述第二二进制序列的低H比特的值等于0，G＝A+H，A、B、和G为正整数，H为大于或者等于0的整数，B小于或者等于G；将所述第二二进制序列分发到所述第四CRC计算电路；所述第四CRC计算电路，用于计算所述第二二进制序列的CRC以对所述第四CRC计算电路的CRC寄存器的值进行初始化；所述接收单元还用于，接收第二脉冲的二进制序列，所述第二脉冲是所述第一脉冲的下一个脉冲，所述第二脉冲的二进制序列包括所述第四报文的低B比特；所述调度单元还用于，将所述第四报文的低B比特分发到所述第四CRC计算电路本文档来自技高网...

【技术保护点】
PCT国内申请，权利要求书已公开。

【技术特征摘要】
【国外来华专利技术】1.一种循环冗余校验码CRC计算方法，其特征在于，包括：接收第一脉冲的二进制序列，所述第一脉冲的二进制序列包括第一报文和第二报文，所述第一报文的比特的数量为M，所述第二报文的比特的数量是N，M和N为正整数，M不等于N；将所述第一报文分发到第一CRC计算电路，所述第一CRC计算电路计算所述第一报文的CRC；将所述第二报文分发到第二CRC计算电路，所述第二CRC计算电路计算所述第二报文的CRC；所述第一CRC计算电路包括第一数据异或计算电路，所述第一数据异或计算电路表示为：其中，中的d0至dn-1分别是所述M比特的二进制序列的最低比特至最高比特，n取值为M；为生成多项式矩阵，pm-1至p0是所述第一CRC计算电路的CRC多项式的系数，m为生成多项式的阶数，为变换矩阵；所述第二CRC计算电路包括第二数据异或计算电路，所述第二数据异或计算电路表示为：其中，中的d0至dn-1分别是所述M比特的二进制序列的最低比特至最高比特，n取值为N；为生成多项式表项矩阵，pm-1至p0是所述第一CRC计算电路的CRC多项式的系数，m为生成多项式的阶数，为变换矩阵。2.如权利要求1所述的方法，其特征在于，所述第一脉冲的二进制序列还包括第三报文，所述第三报文的比特的数量为X，所述方法还包括：根据所述第三报文生成第一二进制序列，所述第一二进制序列的比特的数量为Y，所述第一二进制序列的高X比特的值等于所述第三报文的比特的值，所述第一二进制序列的低C比特的值等于0，Y＝X+C，Y、X和C为正整数；将所述第一二进制序列分发到第三CRC计算电路，所述第三CRC计算电路计算所述第一二进制序列的CRC。3.如权利要求1或2所述的方法，其特征在于，所述第一脉冲的二进制序列还包括第四报文的高A比特，所述第四报文的比特的数量是A+B，所述方法还包括：根据所述第四报文的高A比特生成第二二进制序列，所述第二二进制序列的比特的数量为G，所述第二二进制序列的高A比特的值等于所述第四报文的高A比特的值，所述第二二进制序列的低H比特的值等于0，G＝A+H，A、B、和G为正整数，H为大于或者等于0的整数，B小于或者等于G；将所述第二二进制序列分发到第四CRC计算电路，所述第四CRC计算电路计算所述第二二进制序列的CRC以对所述第四CRC计算电路的CRC寄存器的值进行初始化；接收第二脉冲的二进制序列，所述第二脉冲是所述第一脉冲的下一个脉冲，所述第二脉冲的二进制序列包括所述第四报文的低B比特；将所述第四报文的低B比特分发到所述第四CRC计算电路；所述第四CRC计算电路以所述第二二进制序列的CRC为所述第四CRC计算电路的CRC寄存器的初始值计算所述第四报文的低B比特的CRC。4.如权利要求1或2所述的方法，其特征在于，所述第一脉冲的二进制序列还包括第四报文的高A比特，所述第四报文的比特的数量是A+B，所述方法还包括：根据所述第四报文的高A比特生成第二二进制序列，所述第二二进制序列的比特的数量为G，所述第二二进制序列的高A比特的值等于所述第四报文的高A比特的值，所述第二二进制序列的低H比特的值等于0，G＝A+H，A、B和G为正整数，H为大于或者等于0的整数；将所述第二二进制序列分发到第四CRC计算电路，所述第四CRC计算电路计算所述第二二进制序列的CRC；接收第二脉冲的二进制序列，所述第二脉冲是所述第一脉冲的下一个脉冲，所述第二脉冲的二进制序列包括所述第四报文的低B比特；将所述第四报文的低B比特分发到第五CRC计算电路，所述第五CRC计算电路以所述第二二进制序列的CRC为所述第五CRC计算电路的CRC寄存器的初始值计算所述第四报文的低B比特的CRC。5.一种循环冗余校验码CRC计算装置，其特征在于，包括：接收单元，用于接收第一脉冲的二进制序列，所述第一脉冲的二进制序列包括第一报文和第二报文，所述第一报文的比特的数量为M，所述第二报文的比特的数量是N，M和N为正整数，M不...

【专利技术属性】
技术研发人员：梅峰银，杨文斌，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东;44