层级ECC单芯片和双芯片CHIPKILL方案制造技术

示例性实施例提供了层级ECC单芯片和双芯片CHIPKILL方案。所述层级错误校正码(ECC)Chipkill系统包括：装置ECC，兼容到多个存储装置的至少一部分中，校正相应的存储装置中的n位存储装置级失效，并当任何存储装置级失效大于n位且超过装置ECC装置的校正能力时发送存储装置失效信号；以及系统级ECC装置，在所述多个存储装置之外，响应于接收存储装置失效信号以基于系统ECC奇偶校验来校正存储装置失效。

【技术实现步骤摘要】
本申请要求于2014年7月10日提交的名称为“用于高端服务器或数据中心存储系统应用的层级ECC单芯片和双芯片CHIPKILL方案”的序列号62/022,776的临时专利申请的权益，所述申请通过引用包含于此。
示例性实施例涉及一种层级ECC单芯片和双芯片Chipkill系统。
技术介绍
因为原始误码率(BER)随着存储技术扩展或在新的/未成熟的存储技术中变得越来越高，所以未来的存储技术需要强大的错误校正码(ECC)管理。标准的错误校正码(ECC)动态随机存取存储器(DRAM)系统提供用于当单个数据位出错时的自动校正以及用于两个数据位出错的保证检测。这种能力常被称为单错误校正/双错误检测(SEC/DED)。ECC存储需要将某些位用于实际数据而其他位用于ECC。例如，DRAM装置可按照各种数据宽度(每个装置的数据位的数量)来利用。例如，可以使用多个×4(4数据位)、×8或×16DRAM装置来构建在服务器中使用的双列直插存储模块(DIMM)。不管DRAM装置的宽度如何，发生在该装置中的许多类型的错误仅对一个数据位产生影响。然而，某些错误模式将导致多于一个数据位出错，直至该装置的整个数据宽度。因为仅单个位能够通过标准ECC来校正，所以这些多位失效模式中的任一导致SEC/DED存储系统的致命错误。随着DRAM装置变得更密集，导致多位失效的错误的百分比增大。Chipkill校正是存储系统用于承受DRAM装置内的多位失效的能力，并且被广泛地用作关于高端服务器的商业解决方案以减小系统级BER。图1是示出基于Reed-Solomon校正码的传统Chipkill方案的示例的框图。示出双列直插存储模块(DIMM)100，每个双列直插存储模块100包括18个存储芯片102(#0至#17)，每个存储芯片102提供4位(×4芯片)。为了提供Chipkill校正的存储器，ECC算法所使用的单独的“ECC字”中包括存储芯片102中的一个存储芯片的每个数据位，以提供错误检测和校正。Chipkill可在锁步模式中利用来自两个DIMM的36(18+18)个4位符号以构造包括128个数据位和16个ECC位的144位ECC字104(两个存储通道作为单个通道来操作，从而每个写入和读取操作使数据字移动两个通道宽度)。这样的Chipkill方案实现单符号校正(SSC)或单芯片错误校正以及双符号检测(DSD)或双芯片错误检测。然而，由于这个方案需要两个DIMM锁步(×144总线宽度)，因此与单个DIMM非锁步操作相比，该方案通过使突发长度为8的预取能量减半和加倍来减小列级/库级(rank-level/bank-level)并行度。
技术实现思路
示例性实施例提供用于层级错误校正码(ECC)系统的方法和系统，所述系统包括：装置ECC，兼容到多个存储装置的至少一部分中，校正相应的存储装置中的n位存储装置级失效，并当任何存储装置级失效大于n位且超过装置ECC装置的校正能力时发送存储装置失效信号；以及系统级ECC装置，在所述多个存储装置之外，响应于接收存储装置失效信号以基于系统ECC奇偶校验来校正存储装置失效。附图说明通过下面结合附图对实施例进行的描述，本总专利技术构思的这些和/或其他特征和效用将变得明显且更容易理解，在附图中：图1是示出基于Reed-Solomon错误校正码的传统Chipkill方案的示例的框图；图2是图示地示出用于层级错误校正码(ECC)方案的算法概念的框图；图3A和图3B是示出根据一个示例性实施例的层级错误校正码(ECC)单芯片Chipkill系统在存储装置级下的架构实例的框图；图4A和图4B是示出在一个实施例中用于实现层级ECC单芯片Chipkill方案的过程的流程图；以及图5A和图5B是示出根据一个示例性实施例的层级ECC双芯片Chipkill系统在存储装置级下的架构实例的框图。具体实施方式现在将对本总专利技术构思的实施例详细地做出参考，在附图中示出了本总专利技术构思的示例，其中，同样的附图标记始终表示同样的元件。下面在参照附图的同时描述实施例以解释本总专利技术构思。通过参照下面对实施例和附图的详细描述，可更容易地理解本专利技术的优点和特征以及实现所述优点和特征的方法。然而，本总专利技术构思可以以许多不同的形式来实施并且不应被解释为局限于在这里阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且这些实施例将向本领域技术人员充分地传达总专利技术构思的概念，本总专利技术构思将仅由权利要求来限定。在附图中，为了清楚起见，夸大了层和区域的厚度。除非在这里另外指示或根据语境清楚地否定，否则在描述专利技术的语境(尤其是权利要求的语境)中所使用的术语“一”、“一种(个)(者)”和“所述(该)”以及类似指示语将被解释为既涵盖单数又涵盖复数。除非另外说明，否则术语“包含”、“具有”、“包括”和“含有”将被解释为开放式术语(即，意思是“包括，但不限于”)。如在这里使用的术语“组件”或“模块”意思是(但不限于)执行特定任务的诸如场可编程门阵列(FPGA)或专用集成电路(ASIC)的软件或硬件组件。组件或模块可被有利地构造为存在于可寻址的存储媒介中，并且被构造为在一个或更多个处理器上执行。因此，组件或模块可以以示例的方式包括：组件(诸如软件组件、面向对象的软件组件、类组件和任务组件)、进程、功能、属性、程序、子程序、程序代码的段、驱动器、固件、微代码、电路、数据、数据库、数据结构、工作台、阵列和变量。针对组件以及组件或模块提供的功能可被结合到更少的组件以及组件或模块中，或者进一步分离成另外的组件以及组件或模块。除非另外限定，否则在这里使用的所有技术和科学术语具有与本专利技术所属的
中的普通技术人员通常理解的意思相同的意思。注意的是，除非另外说明，否则在这里提供的任何和所有的示例或者示例性术语的使用仅意图更好地阐明本专利技术，而不对本专利技术的范围进行限制。此外，除非另外限定，否则在通用辞典中定义的所有术语不可以被过度地解读。示例性实施例提供一种层级错误校正码(ECC)单芯片和双芯片Chipkill系统。单芯片和双芯片Chipkill系统校正单芯片失效并使用系统级ECC来调整存储装置ECC特征，并且能够检测任何数量的芯片失效(单芯片Chipkill)、校正双芯片失效并检测任何数量的芯片失效(双芯片Chipkill)。在一个实施例中，向多个存储装置提供校正存储装置本文档来自技高网...

【技术保护点】
一种层级错误校正码(ECC)系统，所述系统包括：装置ECC，兼容到多个存储装置的至少一部分中，校正相应的存储装置中的n位存储装置级失效，并当任何存储装置级失效大于n位且超过装置ECC的校正能力时发送存储装置失效信号；以及系统级ECC装置，在所述多个存储装置之外，响应于接收存储装置失效信号以基于系统ECC奇偶校验来校正存储装置失效。

【技术特征摘要】
2014.07.10 US 62/022,776;2015.01.27 US 14/606,3341.一种层级错误校正码(ECC)系统，所述系统包括：
装置ECC，兼容到多个存储装置的至少一部分中，校正相应的存储装置
中的n位存储装置级失效，并当任何存储装置级失效大于n位且超过装置ECC
的校正能力时发送存储装置失效信号；以及
系统级ECC装置，在所述多个存储装置之外，响应于接收存储装置失效
信号以基于系统ECC奇偶校验来校正存储装置失效。
2.如权利要求1所述的系统，其中，层级ECC系统校正单存储装置失
效并检测存储模块内的任何数量的装置失效以及装置失效的位置。
3.如权利要求1所述的系统，其中，层级ECC系统包括：
存储装置级，包括存储模块中的多个存储芯片，每个存储芯片与相应的
装置ECC引擎和ECC奇偶校验关联；以及
系统级，包括系统ECC引擎和系统ECC奇偶校验。
4.如权利要求3所述的系统，其中，所述多个存储装置中的至少一部分
中的每个存储装置使用附加数据总线突发或额外针来发送ECC失效信号，使
得具体存储装置失效信号的接收向系统ECC引擎自动通知发送的存储装置的
识别码和错误的位置。
5.如权利要求3所述的系统，其中，与存储装置关联的ECC奇偶校验
包括行奇偶校验芯片。
6.如权利要求5所述的系统，其中，行奇偶校验芯片提供具有n位校正
能力的存储装置并用于校正单芯片失效，其中，n等于一或二。
7.如权利要求1所述的系统，其中，存储装置失效信号集成到数据总线
循环冗余检验数据中。
8.如权利要求7所述的系统，其中，存储装置失效信号包括1位，数据
总线循环冗余检验数据包括7位，数据总线的突发长度增大到10。
9.如权利要求1所述的系统，所述系统还包括附加的对角线奇偶校验芯
片，以将单芯片Chipkill系统的单芯片校正扩展成在包括存储模块的存储装
置中执行双芯片校正加之用于检测任何数量的失效的能力的层级ECC双芯片
Chipkill系统。
10.如权利要求9所述的系统，其中，当存在两个存储装置失效以及两

\t个相应的存储装置失效信号时，系统ECC引擎交替地使用对角线奇偶校验芯
片和行奇偶校验芯片以从失效的存储装置恢复数据。
11.如权利要求10所述的系统，其中，响应于系统ECC引擎接收多于
两个存储装置失效信号，系统ECC引擎基于存储装置失效信号来确定哪些存
储装置失效以及失效的存储装置的数量，并将无法校正错误的信号发送到存
储控制...

【专利技术属性】
技术研发人员：胡潮红，姜郁成，郑宏忠，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR