一种浪涌及脉冲群抑制电路制造技术

本发明专利技术提供一种浪涌及脉冲群抑制电路，包括：浪涌抑制电路和脉冲群抑制电路。本发明专利技术通过各种耦合方式下对浪涌和脉冲群进行抑制，对电源输入端的浪涌和脉冲群进行大幅度衰减，使电源输出不影响设备的正常工作。

【技术实现步骤摘要】

本专利技术涉及火灾自动报警系统产品内部的电源进线处理电路，具体涉及一种浪涌及脉冲群抑制电路。
技术介绍
浪涌也叫突波，就是超出正常工作电压的瞬间过电压。本质上讲浪涌是发生在仅仅几百万分之一秒时间内的一种剧烈脉冲。通常引起浪涌的可能原因有雷击、短路、电源切换、输电线路中的开关动作等。浪涌对电子设备的可靠性影响大，会导致设备的不正常工作。电快速瞬变脉冲群，有特定的持续时间，特定的脉冲周期，脉冲群里的每个脉冲有特定的重复周期、电压幅值、上升时间和脉宽。电快速脉冲群一般不会造成设备故障，但使设备产生误动作的情况经常可见。为此国外和国内标准对浪涌和脉冲群都提到对应的抗扰度试验。用来评定设备的电源线、IO线等在遭受浪涌和脉冲群时的抗干扰能力。针对上述问题，传统做法是在电源L和N线间加压敏电阻和共模电感等方法，该方法在某些耦合方式下能使设备正常工作，不能防止其他耦合方式对设备造成的影响,如可能在L,N间加浪涌正常工作，但在N,GND间加浪涌设备就不能正常工作。
技术实现思路
本专利技术的目的是提供一种浪涌及脉冲群抑制电路，提供一种浪涌及脉冲群抑制电路，能够在浪涌和脉冲群其他耦合方式下，保证设备正常工作。本专利技术提供了如下的技术方案：一种浪涌及脉冲群抑制电路，包括：浪涌抑制电路和脉冲群抑制电路；所述的浪涌抑制电路包括端子J1，保险丝F1,气体放电管GDT1,压敏电阻ZNR1,压敏电阻ZNR2,压敏电阻ZNR3；端子J1的1脚接保险丝F1的一端，保险丝F1的另一端接压敏电阻ZNR1的一端和压敏电阻ZNR2的一端，端子J1的2脚接压敏电阻ZNR3的一端，端子J1的3脚接PGND；压敏电阻ZNR2的另一端接气体放电管GDT1的一端，气体放电管的另一端接PGND；压敏电阻ZNR3的一端接气体放电管的一端；压敏电阻ZNR1的一端接压敏电阻ZNR3的一端；所述的脉冲群抑制电路包括磁珠L1,磁珠L2,磁珠L3,磁珠L4磁珠L5,磁珠L6,磁珠L7,磁珠L8,磁珠L9,电容C1,电容C2,电容C3,滤波器L10，端子J2；磁珠L1的一端接压敏电阻ZNR1,压敏电阻ZNR2的一端，磁珠L1的另一端接电容C1,磁珠L2的一端；电容C1的另一端接磁珠L4,磁珠L5的一端；磁珠L2的另一端接电容C2和磁珠L3的一端；电容C2的另一端接磁珠L8,磁珠L9,电容C10的一端；磁珠L3的另一端接滤波器L10的1脚；磁珠L4的另一端接压敏电阻ZNR1和压敏电阻ZNR3的一端；磁珠L5的另一端接磁珠L6,电容C10的一端，磁珠L6的另一端接滤波器L10的2脚，磁珠L8的另一端接磁珠L7，磁珠L7的另一端接PGND；磁珠L9的另一端接滤波器L10的3脚；滤波器L10的4脚接端子J2的1脚，滤波器L10的5脚接端子J2的2脚。本专利技术的有益效果是：通过各种耦合方式下对浪涌和脉冲群进行抑制，对电源输入端的浪涌和脉冲群进行大幅度衰减，使电源输出不影响设备的正常工作。附图说明附图用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与本专利技术的实施例一起用于解释本专利技术，并不构成对本专利技术的限制。在附图中：图1是本专利技术结构示意图。具体实施方式如图1所示，本专利技术公开一种浪涌及脉冲群抑制电路，包括：浪涌抑制电路和脉冲群抑制电路。所述的浪涌抑制电路包括端子J1，保险丝F1,气体放电管GDT1,压敏电阻ZNR1,压敏电阻ZNR2,压敏电阻ZNR3。端子J1的1脚接保险丝F1的一端，保险丝F1的另一端接压敏电阻ZNR1的一端和压敏电阻ZNR2的一端，端子J1的2脚接压敏电阻ZNR3的一端，端子J1的3脚接PGND。压敏电阻ZNR2的另一端接气体放电管GDT1的一端，气体放电管的另一端接PGND。压敏电阻ZNR3的一端接气体放电管的一端。压敏电阻ZNR1的一端接压敏电阻ZNR3的一端。所述的脉冲群抑制电路包括磁珠L1,磁珠L2,磁珠L3,磁珠L4磁珠L5,磁珠L6,磁珠L7,磁珠L8,磁珠L9,电容C1,电容C2,电容C3,滤波器L10，端子J2。磁珠L1的一端接压敏电阻ZNR1,压敏电阻ZNR2的一端，磁珠L1的另一端接电容C1,磁珠L2的一端。电容C1的另一端接磁珠L4,磁珠L5的一端。磁珠L2的另一端接电容C2和磁珠L3的一端。电容C2的另一端接磁珠L8,磁珠L9,电容C10的一端。磁珠L3的另一端接滤波器L10的1脚。磁珠L4的另一端接压敏电阻ZNR1和压敏电阻ZNR3的一端。磁珠L5的另一端接磁珠L6,电容C10的一端，磁珠L6的另一端接滤波器L10的2脚，磁珠L8的另一端接磁珠L7，磁珠L7的另一端接PGND。磁珠L9的另一端接滤波器L10的3脚。滤波器L10的4脚接端子J2的1脚，滤波器L10的5脚接端子J2的2脚。本专利技术的工作原理为L,N间的浪涌经压敏电阻ZNR1泄放，L,PGND间的浪涌经压敏电阻ZNR2和气体放电管GDT1泄放，N,PGND之间的浪涌经压敏电阻ZNR3和气体放电管GDT1泄放。而脉冲群信号根据耦合情况泄放，如L与参考GND之间，则脉冲群信号经磁珠L1,磁珠L2,磁珠L3和滤波器后L10到电源输入端，脉冲群信号在经过磁珠和滤波器后已大幅衰减，对电源的输出造成的影响甚微。其他的耦合方式亦然。综上，本专利技术通过各种耦合方式下对浪涌和脉冲群进行抑制，对电源输入端的浪涌和脉冲群进行大幅度衰减，使电源输出不影响设备的正常工作。以上所述仅为本专利技术的优选实施例而已，并不用于限制本专利技术，尽管参照前述实施例对本专利技术进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本专利技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
一种浪涌及脉冲群抑制电路，其特征在于，包括：浪涌抑制电路和脉冲群抑制电路；所述的浪涌抑制电路包括端子J1，保险丝F1,气体放电管GDT1,压敏电阻ZNR1,压敏电阻ZNR2,压敏电阻ZNR3；端子J1的1脚接保险丝F1的一端，保险丝F1的另一端接压敏电阻ZNR1的一端和压敏电阻ZNR2的一端，端子J1的2脚接压敏电阻ZNR3的一端，端子J1的3脚接PGND；压敏电阻ZNR2的另一端接气体放电管GDT1的一端，气体放电管的另一端接PGND；压敏电阻ZNR3的一端接气体放电管的一端；压敏电阻ZNR1的一端接压敏电阻ZNR3的一端；所述的脉冲群抑制电路包括磁珠L1,磁珠L2,磁珠L3,磁珠L4磁珠L5,磁珠L6,磁珠L7,磁珠L8,磁珠L9,电容C1,电容C2,电容C3,滤波器L10，端子J2；磁珠L1的一端接压敏电阻ZNR1,压敏电阻ZNR2的一端，磁珠L1的另一端接电容C1,磁珠L2的一端；电容C1的另一端接磁珠L4,磁珠L5的一端；磁珠L2的另一端接电容C2和磁珠L3的一端；电容C2的另一端接磁珠L8,磁珠L9,电容C10的一端；磁珠L3的另一端接滤波器L10的1脚；磁珠L4的另一端接压敏电阻ZNR1和压敏电阻ZNR3的一端；磁珠L5的另一端接磁珠L6,电容C10的一端，磁珠L6的另一端接滤波器L10的2脚，磁珠L8的另一端接磁珠L7，磁珠L7的另一端接PGND；磁珠L9的另一端接滤波器L10的3脚；滤波器L10的4脚接端子J2的1脚，滤波器L10的5脚接端子J2的2脚。...

【技术特征摘要】
1.一种浪涌及脉冲群抑制电路，其特征在于，包括：浪涌抑制电路和脉冲群抑制电路；
所述的浪涌抑制电路包括端子J1，保险丝F1,气体放电管GDT1,压敏电阻ZNR1,压敏电阻ZNR2,压敏电阻ZNR3；端子J1的1脚接保险丝F1的一端，保险丝F1的另一端接压敏电阻ZNR1的一端和压敏电阻ZNR2的一端，端子J1的2脚接压敏电阻ZNR3的一端，端子J1的3脚接PGND；压敏电阻ZNR2的另一端接气体放电管GDT1的一端，气体放电管的另一端接PGND；压敏电阻ZNR3的一端接气体放电管的一端；压敏电阻ZNR1的一端接压敏电阻ZNR3的一端；
所述的脉冲群抑制电路包括磁珠L1,磁珠L2,磁珠L3,磁珠L4磁珠L5,磁珠L6,磁珠L7,磁珠L8,磁珠L9,...

【专利技术属性】
技术研发人员：郑静，花跃学，罗晓珊，胡高平，仇志凌，张明，宴祥彪，葛文海，石泉，
申请(专利权)人：南京亚派科技股份有限公司，
类型：发明
国别省市：江苏;32