脉冲信号输出电路和移位寄存器制造技术

本发明专利技术的一个目的是提供能够稳定操作的脉冲信号输出电路以及包括脉冲信号输出电路的移位寄存器。在脉冲信号输出电路的一个实施例中，晶体管具有连接到具有形成脉冲信号输出电路的输出端子的源极端子或漏极端子的另一个晶体管的栅电极的源极端子或漏极端子，晶体管的沟道长度比另一个晶体管的沟道长度要长。由此，修改另一个晶体管的栅电位的泄漏电流量能够降低，并且能够防止脉冲信号输出电路的故障。

【技术实现步骤摘要】

所公开的本专利技术涉及脉冲信号输出电路和移位寄存器。
技术介绍
在诸如玻璃衬底之类的平板之上形成并且通常在液晶显示装置中使用的晶体管一般包括诸如非晶硅或多晶硅之类的半导体材料。虽然包括非晶硅的晶体管具有低场效应迀移率，但是它们能够在大玻璃衬底之上形成。相比之下，虽然包括多晶硅的晶体管具有高场效应迀移率，但是它们需要诸如激光退火之类的晶化过程并且不是一直适合于大玻璃衬底。另一方面，包括氧化物半导体作为半导体材料的晶体管引起关注。例如，专利文献1和2公开用以使用氧化锌或In-Ga-Ζη-Ο基氧化物半导体作为半导体材料来形成晶体管并且将其用作图像显示装置的开关元件的技术。在沟道区中包括氧化物半导体的晶体管具有比包括非晶硅的晶体管要高的场效应迀移率。此外，氧化物半导体膜能够通过溅射方法等在300°C或更低的温度下形成；因此，包括氧化物半导体的晶体管的制造过程比包括多晶硅的晶体管的制造过程要简单。预计包括氧化物半导体的这类晶体管用作诸如液晶显示器、电致发光显示器和电子纸之类的显示装置的像素部分和驱动器电路中包括的开关元件。例如，非专利文献1公开一种显示装置的像素部分和驱动器电路包括具有氧化物半导体的晶体管所使用的技术。注意，包括氧化物半导体的晶体管全部是η沟道晶体管。因此，在驱动器电路包括具有氧化物半导体的晶体管的情况下，驱动器电路仅包括η沟道晶体管。 日本已公开专利申请2007-123861 日本已公开专利申请2007-096055 Τ.0sada 等人，“Development of Driver-1ntegrated Panel usingAmorphous In-Ga-Zn-Oxide TFT，，，Proc.SID，09Digest，2009，第 184-187 页。
技术实现思路
驱动器电路包括例如具有脉冲信号输出电路的移位寄存器。在移位寄存器包括具有相同导电性类型的晶体管的情况下，例如，移位寄存器可能具有不稳定操作的问题。鉴于此问题，本专利技术的一个实施例的一个目的是提供能够稳定操作的脉冲信号输出电路以及包括脉冲信号输出电路的移位寄存器。本专利技术的目的之一是提供能够稳定操作的脉冲信号输出电路以及包括脉冲信号输出电路的移位寄存器。在脉冲信号输出电路的一个实施例中，晶体管具有连接到具有形成脉冲信号输出电路的输出端子的源极端子或漏极端子的另一个晶体管的栅电极的源极端子或漏极端子，晶体管的沟道长度比另一个晶体管的沟道长度要长。由此，修改另一个晶体管的栅电位的泄漏电流量能够降低，并且能够防止脉冲信号输出电路的故障。 下面描述能够采用的配置的具体示例。本专利技术的一个实施例是包括第一至第九晶体管、第一输入信号发生电路和第二输入信号发生电路的脉冲信号输出电路。第一晶体管的第一端子和第二晶体管的第一端子电连接到第一输出端子，并且第三晶体管的第一端子和第四晶体管的第一端子电连接到第二输出端子。第一输入信号发生电路包括第五晶体管和第六晶体管。第五晶体管的第一端子和第六晶体管的第一端子相互电连接，并且共同用作第一输入信号发生电路的输出端子。第二输入信号发生电路包括第七至第九晶体管。第七晶体管的第二端子、第八晶体管的第二端子和第九晶体管的第一端子相互电连接，并且共同用作第二输入信号发生电路的输出端子。第一晶体管的栅极端子、第三晶体管的栅极端子和第一输入信号发生电路的输出端子相互电连接。第二晶体管的栅极端子、第四晶体管的栅极端子和第二输入信号发生电路的输出端子相互电连接。第六晶体管的沟道长度比第三晶体管的沟道长度要长并且比第四晶体管的沟道长度要长。第九晶体管的沟道长度比第三晶体管的沟道长度要长并且比第四晶体管的沟道长度要长。在脉冲信号输出电路中，优选的是，将第一时钟信号输入到第一晶体管的第二端子和第三晶体管的第二端子；将第一电位提供给第二晶体管的第二端子、第四晶体管的第二端子、第六晶体管的第二端子和第九晶体管的第二端子；将比第一电位要高的第二电位提供给第五晶体管的第二端子、第七晶体管的第一端子和第八晶体管的第一端子；将第一脉冲信号输入到第五晶体管的栅极端子和第九晶体管的栅极端子；将第二输入信号发生电路的输出信号输入到第六晶体管的栅极端子；将第三脉冲信号输入到第七晶体管的栅极端子；将第二时钟信号输入到第八晶体管的栅极端子；以及将第二脉冲信号从第一输出端子或第二输出端子输出。在脉冲信号输出电路中，第六晶体管和第九晶体管中的至少一个可以是具有其中至少两个栅极串联布置的多栅结构的晶体管。本专利技术的另一个实施例是包括第一至第十一晶体管、第一输入信号发生电路和第二输入信号发生电路的脉冲信号输出电路。第一晶体管的第一端子和第二晶体管的第一端子电连接到第一输出端子，并且第三晶体管的第一端子和第四晶体管的第一端子电连接到第二输出端子。第一输入信号发生电路包括第五至第七晶体管。第五晶体管的第一端子、第六晶体管的第一端子和第七晶体管的第一端子相互电连接，并且第七晶体管的第二端子用作第一输入信号发生电路的输出端子。第二输入信号发生电路包括第八至第十一晶体管。第十一晶体管的第二端子和第九晶体管的第一端子相互电连接，以及第九晶体管的第二端子、第八晶体管的第二端子和第十晶体管的第一端子相互电连接并且共同用作第二输入信号发生电路的输出端子。第一晶体管的栅极端子、第三晶体管的栅极端子和第一输入信号发生电路的输出端子相互电连接。第二晶体管的栅极端子、第四晶体管的栅极端子和第二输入信号发生电路的输出端子相互电连接。第六晶体管的沟道长度比第三晶体管的沟道长度要长并且比第四晶体管的沟道长度要长。第十晶体管的沟道长度比第三晶体管的沟道长度要长并且比第四晶体管的沟道长度要长。在脉冲信号输出电路中，优选的是，将第一时钟信号输入到第一晶体管的第二端子和第三晶体管的第二端子；将第一电位提供给第二晶体管的第二端子、第四晶体管的第二端子、第六晶体管的第二端子和第十晶体管的第二端子；将比第一电位要高的第二电位提供给第五晶体管的第二端子、第七晶体管的栅极端子、第八晶体管的第一端子和第十一晶体管的第一端子；将第一脉冲信号输入到第五晶体管的栅极端子和第十晶体管的栅极端子；将第二输入信号发生电路的输出信号输入到第六晶体管的栅极端子；将第三脉冲信号输入到第八晶体管的栅极端子；将第二时钟信号输入到第九晶体管的栅极端子；将第三时钟信号输入到第十一晶体管的栅极端子；以及将第二脉冲信号从第一输出端子或第二输出端子输出。在脉冲信号输出电路中，第六晶体管和第十晶体管中的至少一个可以是具有其中至少两个栅极串联布置的多栅结构的晶体管。在作为本专利技术的实施例的脉冲信号输出电路中，可包括一种电容器，其端子电连接到其中第二晶体管的栅极端子、第四晶体管的栅极端子和第二输入信号发生电路的输出端子相互电连接的结点。在脉冲信号输出电路中，晶体管的至少一个优选地包括氧化物半导体。此外，移位寄存器能够包括多个脉冲信号输出电路。注意，在脉冲信号输出电路中，晶体管在一些情况下包括氧化物半导体；但是所公开的本专利技术并不局限于此。注意，本说明书等中，诸如“之上”或“之下”之类的术语不一定表示组件放置于“直接在”另一个组件“之上”或“之下”。例如，表述“栅绝缘层之上的栅电极”并不排除另一个组件放置在栅绝缘层与栅电极之间的情本文档来自技高网...

【技术保护点】
一种半导体器件，包括：第一晶体管和第二晶体管，所述第一晶体管的第一端子和所述第二晶体管的第一端子电连接至第一输出端子；第三晶体管和第四晶体管，所述第三晶体管的第一端子和所述第四晶体管的第一端子电连接至第二输出端子；以及第五晶体管和第六晶体管，其中所述第五晶体管的第一端子、所述第一晶体管的栅极端子和所述第三晶体管的栅极端子彼此电连接，其中所述第五晶体管的栅极端子、所述第六晶体管的第一端子、所述第二晶体管的栅极端子和所述第四晶体管的栅极端子彼此电连接，并且其中所述第五晶体管的沟道和所述第六晶体管的沟道中的每一个比所述第三晶体管的沟道长。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：丰高耕平，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：日本;JP