宽带接入网系统的帧对齐装置制造方法及图纸

本发明专利技术公开了一种宽带接入网系统的帧对齐装置，过采样模块对光电接收模块转换得到的电信号进行过采样后发送给串并转换模块转换成N路并行数字信号，LVDS收发模块将N路并行数字信号解串成位宽为D＝J×N的解串数据，数据比特位调整模块将解串数据还原成原始数据发送给数据比特位对齐模块，数据比特位对齐模块判断数据漂移位数，对数据进行对齐处理得到对齐数据，下采样模块对对齐数据进行下采样输出至模糊匹配模块和同步输出模块，模糊匹配模块从下采样输出数据和前导码进行模糊匹配，匹配成功后向同步输出模块发送匹配成功信号，同步输出模块在下采样输出数据中判定得到定界符即进入同步状态进行输出。本发明专利技术利用硬件系统实现了宽带接入网系统的帧对齐。

【技术实现步骤摘要】
宽带接入网系统的帧对齐装置
本专利技术属于宽带接入网
，更为具体地讲，涉及一种宽带接入网系统的帧对齐装置。
技术介绍
随着宽带接入网技术的不断发展，宽带光纤接入网技术以其可用带宽大、信号质量好、支持宽带业务等优势成为目前的热门技术之一。宽带光纤接入网技术可分为有源光网络(AON，ActiveOpticalNetwork)与无源光网络(PON,PassiveOpticalNetwork)，其中PON具有容量大、可靠性高、管理和维护的成本较低等优势，因此被认为是最具发展潜力的一种宽带光纤接入网技术。PON系统由一个光线路终端(OLT,OpticalLineTerminal)、光分配网络(ODN,OpticalDistributionNetwork)、多个光网络单元(ONU,OpticalNetworkUnit)组成。图1是PON系统网络结构图。如图1所示，PON系统为单纤双向系统，一般下行传输采用TDM广播方式，因此下行帧为连续帧，OLT经过ODN将需要下发的信号传送到每一个ONU；上行采用时分多址接入TDMA方式传输数据，因此上行帧为突发帧，将不同ONU的数据帧插入到不同时隙，经过ODN将上发的信号发送到终端的OLT，OLT会对每一个ONU的信号进行判断和接收。目前主流的PON技术有以太无源光网络(EPON)和吉比特无源光网络(GPON)。在PON系统中，数据的一般处理是通过光纤传来光信号，将接收到的一路高速串行信号经过串并转换后成为低速的并行信号。但是在串并转换过程中，数据的处理是按比特位进行的，且串并转换的时间不同，因此会造成帧的首比特出现在并行数据的任意位置，而不是最高位，即出现帧不对齐的现象。各类宽带接入网系统都存在对系统进行管理和维护的需求，进而需要对接收到的数据帧进行处理与分析，把接收到的数据帧进行对齐是其中关键的一步，因此需要各类帧对齐的方法，例如运用于同步数字系列/同步光网络(SDH/SONET)系统的帧对齐方法，但是运用于PON系统的帧对齐方法尚未见到报道，特别是利用硬件系统来实现的方法。对于PON系统内的帧，一般的处理思路是对直接接收到的数据进行逐位比较帧同步码来实现帧对齐，这种处理所占用的时钟周期较长、效率低，且导致资源的浪费，还有可能引起误码甚至丢帧。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提供一种宽带接入网系统的帧对齐装置，利用硬件系统实现PON系统中的帧对齐，效率高且能容忍较小程度的误码。为实现上述专利技术目的，本专利技术宽带接入网系统的帧对齐装置，包括：光电转换模块、过采样模块、串并转换模块，以及在FPGA中实现的LVDS收发模块、数据比特位调整模块、数据比特位对齐模块、下采样模块、模糊匹配模块和同步输出模块；其中：光电转换模块接收宽带接入网系统的光信号，转换成电信号，发送给过采样模块；光电转换模块每当接收到光复位信号后进行复位；过采样模块对接收到的电信号进行过采样后将过采样信号发送给串并转换模块，过采样倍数K＝2k，k的取值满足2k≤V/v＜2k+1，其中k为非负整数，V表示系统设定速率，v表示电信号的帧速率；串并转换模块将接收到的过采样信号进行1:N串并转换，转换成N路并行数字信号，输出至LVDS收发模块；LVDS收发模块接收串并转换模块发送的N路并行数字信号，解串成位宽为D＝J×N的解串数据，J表示解串因子；数据比特位调整模块接收LVDS收发模块输出的解串数据，延迟一个时钟周期后存入寄存器中，将寄存器内的数据以J比特为一组，共有N组，然后将第n组数据的第j位赋值给输出数据的第j×N+n位进行输出，n的取值范围为n＝0,2,…,N-1，j的取值范围为j＝0,1,…,J-1；数据比特位对齐模块将接收到数据比特位调整模块输出的相邻两个周期的数据缓存至寄存器A，将前一个周期的D比特位宽的数据存入其高位区域[2D-1,D]，将当前周期的D比特位宽的数据存入其低位区域[D-1,0]；将寄存器A中[2D-1,D-1]中的相邻比特位进行异或操作，将得到的D位异或结果存入寄存器xor中；对寄存器xor中的数据每间隔K个比特进行抽取并求和，第i个和值s(i)的计算公式为：其中，i＝0,1,…,K-1，xor[i+K(m-1)]表示寄存器xor中的第i+K(m-1)位数值，m的取值范围为m＝1,2,…,M，M＝D/K；记当前周期序号为t，将第t+1-T到第t个周期内的和值s(i)进行累加，得到累加值Sum(i)，T表示预设周期数；数据比特位对齐模块在首次接收到数据之后开始计时，当计时值等于预设数据缓冲时间，开始进行比特位对齐，对齐方法为：每个周期累加完毕后，从K个累加值Sum(i)中筛选出最大值Summ和次大值Sum′m，如果Summ-Sum′m＞αT，α为预设参数，其取值范围为α＞1，数据的比特漂移位数即为最大值Summ对应的i值则本帧数据对齐成功，在每个周期将寄存器A中的作为对齐数据输出，直到下一帧数据到来时重新进行对齐，否则继续进行累加，进行本帧数据对齐；下采样模块对对齐数据进行下采样后将下采样输出数据发送至模糊匹配模块和同步输出模块，下采样倍数等于过采样模块的过采样倍数；模糊匹配模块将下采样输出数据和前导码进行逐比特异或操作，将异或结果进行逐比特求和，记前导码位数为F，如果求和结果为0、1、F-1和F中任意一个数，则匹配成功，向同步输出模块发送匹配成功信号，模糊匹配结束；如果本帧数据结束时求和结果仍然不为0、1、F-1和F中任意一个数，则模糊匹配失败，向光电转换模块发送光复位信号；同步输出模块在接收到匹配成功信号后，对下采样输出数据进行逐比特判定是否为定界符，一旦判定为定界符即进入同步状态进行输出，每帧输出结束后重新等待下一帧的匹配成功信号。本专利技术宽带接入网系统的帧对齐装置，过采样模块对光电接收模块转换得到的电信号进行过采样后发送给串并转换模块转换成N路并行数字信号，LVDS收发模块将N路并行数字信号解串成位宽为D＝J×N的解串数据，数据比特位调整模块将解串数据还原成原始数据发送给数据比特位对齐模块，数据比特位对齐模块判断数据漂移位数，对数据进行对齐处理得到对齐数据，下采样模块对对齐数据进行下采样输出至模糊匹配模块和同步输出模块，模糊匹配模块从下采样输出数据和前导码进行模糊匹配，匹配成功后向同步输出模块发送匹配成功信号，同步输出模块在下采样输出数据中判定得到定界符即进入同步状态进行输出。本专利技术利用硬件系统实现宽带接入网系统的帧对齐，具有效率高且能容忍较小程度的误码的特点，能实现上下行数据接收的硬件资源共享，能够运用于各类主流PON系统中，能更高效地实现硬件资源的共享。附图说明图1是PON系统网络结构图；图2是本专利技术宽带接入网系统的帧对齐装置的结构图；图3是表2中数据进行解串处理的仿真结果示意图；图4是数据比特位调整模块的调试结果；图5是数据比特位对齐模块的调试结果图；图6是下采样原理示意图；图7是下采样仿真结果图；图8是10GGPON上行突发帧结构图；图9是同步输出模块的仿真结果图。具体实施方式下面结合附图对本专利技术的具体实施方式进行描述，以便本领域的技术人员更好地理解本专利技术。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本专利技术的主要内容时本文档来自技高网...

【技术保护点】
一种宽带接入网系统的帧对齐装置，其特征在于包括：光电转换模块、过采样模块、串并转换模块，以及在FPGA中实现的LVDS收发模块、数据比特位调整模块、数据比特位对齐模块、下采样模块、模糊匹配模块和信号输出模块，其中：光电转换模块接收宽带接入网系统的光信号，转换成电信号，发送给过采样模块；光电转换模块每当接收到光复位信号后进行复位；过采样模块对接收到的电信号进行过采样后将过采样信号发送给串并转换模块，过采样倍数K＝2k，k的取值满足2k≤V/v＜2k+1，其中k为非负整数，V表示系统设定速率，v表示电信号的帧速率；串并转换模块将接收到的过采样信号进行1:N串并转换，转换成N路并行数字信号，输出至LVDS收发模块；LVDS收发模块接收串并转换模块发送的N路并行数字信号，解串成位宽为D＝J×N的解串数据，J表示解串因子；数据比特位调整模块接收LVDS收发模块输出的解串数据，延迟一个时钟周期后存入寄存器中，将寄存器内的数据以J比特为一组，共有N组，然后将第n组数据的第j位赋值给输出数据的第j×N+n位进行输出，n的取值范围为n＝0,2,…,N‑1，j的取值范围为j＝0,1,…,J‑1；数据比特位对齐模块将接收到数据比特位调整模块输出的相邻两个周期的数据缓存至寄存器A，将前一个周期的D比特位宽的数据存入其高位区域[2D‑1,D]，将当前周期的D比特位宽的数据存入其低位区域[D‑1,0]；将寄存器A中[2D‑1,D‑1]中的相邻比特位进行异或操作，将得到的D位异或结果存入寄存器xor中；对寄存器xor中的数据每间隔K个比特进行抽取并求和，第i个和值s(i)的计算公式为：s(i)=Σm=1Mxor[i+K(m-1)]]]>其中，i＝0,1,…,K‑1，xor[i+K(m‑1)]表示寄存器xor中的第i+K(m‑1)位数值，m的取值范围为m＝1,2,…,M，M＝D/K；记当前周期序号为t，将第t+1‑T到第t个周期内的和值s(i)进行累加，得到累加值Sum(i)，T表示预设周期数；数据比特位对齐模块在首次接收到数据之后开始计时，当计时值等于预设数据缓冲时间，开始进行比特位对齐，对齐方法为：每个周期累加完毕后，从K个累加值Sum(i)中筛选出最大值Summ和次大值Sum′m，如果Summ‑Sum′m＞αT，α为预设参数，其取值范围为α＞1，数据的比特漂移位数即为最大值Summ对应的i值则本帧数据对齐成功，在每个周期将寄存器A中的作为对齐数据输出，直到下一帧数据到来时重新进行对齐，否则继续进行累加，进行本帧数据对齐；下采样模块对对齐数据进行下采样后将下采样输出数据发送至模糊模块和同步输出模块，下采样倍数等于过采样模块的过采样倍数；模糊匹配模块将下采样输出数据和前导码进行逐比特异或操作，将异或结果进行逐比特求和，记前导码位数为F，如果求和结果为0、1、F‑1和F中任意一个数，则匹配成功，向同步输出模块发送匹配成功信号，模糊匹配结束；如果本帧数据结束时求和结果仍然不为0、1、F‑1和F中任意一个数，则模糊匹配失败，向光电转换模块发送光复位信号；同步输出模块在接收到匹配成功信号后，对下采样输出数据进行逐比特判定是否为定界符，一旦判定为定界符即进入同步状态进行输出，每帧输出结束后重新等待下一帧的匹配成功信号。...

【技术特征摘要】
1.一种宽带接入网系统的帧对齐装置，其特征在于包括：光电转换模块、过采样模块、串并转换模块，以及在FPGA中实现的LVDS收发模块、数据比特位调整模块、数据比特位对齐模块、下采样模块、模糊匹配模块和同步输出模块，其中：光电转换模块接收宽带接入网系统的光信号，转换成电信号，发送给过采样模块；光电转换模块每当接收到光复位信号后进行复位；过采样模块对接收到的电信号进行过采样后将过采样信号发送给串并转换模块，过采样倍数K＝2k，k的取值满足2k≤V/v＜2k+1，其中k为非负整数，V表示系统设定速率，v表示电信号的帧速率；串并转换模块将接收到的过采样信号进行1:N串并转换，转换成N路并行数字信号，输出至LVDS收发模块；LVDS收发模块接收串并转换模块发送的N路并行数字信号，解串成位宽为D＝J×N的解串数据，J表示解串因子；数据比特位调整模块接收LVDS收发模块输出的解串数据，延迟一个时钟周期后存入寄存器中，将寄存器内的数据以J比特为一组，共有N组，然后将第n组数据的第j位赋值给输出数据的第j×N+n位进行输出，n的取值范围为n＝0,2,…,N-1，j的取值范围为j＝0,1,…,J-1；数据比特位对齐模块将接收到数据比特位调整模块输出的相邻两个周期的数据缓存至寄存器A，将前一个周期的D比特位宽的数据存入其高位区域[2D-1,D]，将当前周期的D比特位宽的数据存入其低位区域[D-1,0]；将寄存器A中[2D-1,D-1]中的相邻比特位进行异或操作，将得到的D位异或结果存入寄存器xor中；对寄存器xor中的数据每间隔K个比特进行抽取并求和，第i个和值s(i)的计算公式为：

【专利技术属性】
技术研发人员：张崇富，米巾，陈永举，邱昆，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51