本发明专利技术的实施例提供了一种复位装置、阵列基板栅极驱动器以及液晶装置。该复位装置包括：第一薄膜晶体管，用于从漏极输出复位信号；第二薄膜晶体管，其栅极接收来自栅极驱动电路的输出信号，漏极与所述第一薄膜晶体管的漏极连接，源极接地；以及补偿模块，用于补偿所述第一薄膜晶体管的阈值电压，其具有第一输入端、第二输入端、第一输出端和第二输出端；其中，所述第一输入端接收第一时钟信号，所述第二输入端接收第二时钟信号，所述第一输出端与所述第一薄膜晶体管的栅极连接，所述第二输出端与所述第一薄膜晶体管的源极连接；其中，所述第一时钟信号和所述第二时钟信号相差1/2周期，并且高电平的持续时间小于低电平的持续时间。
【技术实现步骤摘要】
本专利技术涉及阵列基板栅极驱动(Gate On Array，简称GOA)技术，具体地，涉及在GOA电路中使用的复位装置。
技术介绍
在当前的液晶装置中，使用GOA电路作为栅极驱动电路变得越来越普遍。通常，GOA电路可包括用于提供栅极信号的一个或多个驱动电路单元以及复位电路。复位电路向驱动电路单元提供复位信号，以使得驱动电路单元响应于复位信号而进行复位，从而实现对不同行的驱动和刷新。另外，由于对驱动电路单元进行复位，导致驱动电路单元放电，因此能够实时地消除GOA电路中的噪音信号。目前，复位电路可基于帧开始信号(S卩，由外部驱动电路单元提供的初始扫描信号)来提供复位信号，也可基于GOA电路的时钟信号来提供复位信号。通常，GOA电路至少使用两个时钟信号来进行驱动。这两个时钟信号的幅度和周期相同，但相差半个周期。也就是说，在一个周期内，当第一时钟信号是高电平时，第二时钟信号是低电平。图1示出了基于时钟信号的复位电路的一个例子的示意性电路图，图2是该复位电路的信号时序图。如图1所示，复位电路包括两个薄膜晶体管M1、M2。薄膜晶体管Ml的栅极和源极相连，并连接到时钟信号线CLKB。这样，薄膜晶体管Ml在时钟信号CLKB的控制下导通或截止。在这种情况下，薄膜晶体管Ml可相当于二极管。薄膜晶体管Ml的漏极输出复位信号Reset。薄膜晶体管M2的栅极接收来自驱动电路单元的输出信号，漏极与薄膜晶体管Ml的漏极连接，源极接地(Vss)。这样，当驱动电路单元所提供的驱动信号Drnnmy是高电平时，薄膜晶体管M2导通，薄膜晶体管M2的漏极输出低电平，此时，复位信号Reset是低电平。在来自驱动电路单元的驱动信号Dummy是低电平时，薄膜晶体管M2处于截止状态。在这种情况下，复位电路将基于时钟信号CLKB来提供复位信号。当时钟信号CLKB是高电平时，例如图2中的Tl时段、T3时段、T5时段，薄膜晶体管Ml导通，薄膜晶体管Ml的漏极输出高电平，即，复位信号Reset是高电平信号。当时钟信号是低电平时，例如图2中的T2时段和T4时段，薄膜晶体管Ml处于截止状态，此时在漏极不能正常输出信号。由于在复位端的保持电容较小，因此，复位信号Reset很快从高电平下降到低电平。在图1所示的复位电路中，对于薄膜晶体管Ml来说，由于时钟信号CLKB向薄膜晶体管Ml的栅极持续提供较高的电压，因此，薄膜晶体管Ml的阈值电压将发生较大的漂移，而薄膜晶体管的阈值电压的漂移会影响薄膜晶体管的输出特性。这样的话，复位电路在长时间工作后，所提供的复位信号Reset可能出现失真，从而影响驱动电路单元的放电，并导致液晶装置的显示异常等。
技术实现思路
为此，本专利技术的实施例提供了一种复位装置、阵列基板栅极驱动电路以及液晶装置，其能够消除阈值电压的漂移对复位信号的影响。根据本专利技术的第一个方面，提供了一种复位装置，其包括:第一薄膜晶体管，用于从漏极输出复位信号；第二薄膜晶体管，其栅极接收来自栅极驱动电路的输出信号，漏极与所述第一薄膜晶体管的漏极连接，源极接地；以及补偿模块，用于补偿所述第一薄膜晶体管的阈值电压，其具有第一输入端、第二输入端、第一输出端和第二输出端；其中，所述第一输入端接收第一时钟信号，所述第二输入端接收第二时钟信号，所述第一输出端与所述第一薄膜晶体管的栅极连接，所述第二输出端与所述第一薄膜晶体管的源极连接；其中，所述第一时钟信号和所述第二时钟信号相差1/2周期，并且高电平的持续时间小于低电平的持续时间。在一个实施例中，所述补偿模块包括:开关单元，其具有第一端和第二端，其中，所述第一端接收所述第一时钟信号，所述第二端与所述第一薄膜晶体管的栅极连接；镜像单元，其连接在所述第一薄膜晶体管的栅极与源极之间，用于建立所述第一薄膜晶体管的镜像，以跟踪所述第一薄膜晶体管的阈值电压；以及补偿单元，其与所述镜像单元并行连接在所述第一薄膜晶体管的栅极与源极之间，用于补偿所述第一薄膜晶体管的阈值电压。在一个实施例中，所述开关单元包括:第三薄膜晶体管，其栅极和漏极相连以接收所述第一时钟信号；所述镜像单元包括:第四薄膜晶体管，其源极接收所述第二时钟信号，栅极和漏极相连，并与所述第三薄膜晶体管的源极连接；所述补偿单元包括:电容器，其连接在所述第四薄膜晶体管的漏极和源极之间；其中，所述第四薄膜晶体管的漏极用作所述第一输出端，所述第四薄膜晶体管的源极用作所述第二输出端；所述第三薄膜晶体管和所述第四薄膜晶体管具有与所述第一薄膜晶体管相同的阈值电压。 在一个实施例中，所述补偿模块还包括:缓冲单元，其具有第一端和第二端，其中，所述第一端接收所述第二时钟信号，所述第二端与所述第一薄膜晶体管的源极连接；所述缓冲单元用于缓冲所述第二时钟信号。在一个实施例中，所述缓冲单元包括:第五薄膜晶体管，其栅极与所述第四薄膜晶体管的栅极连接，漏极与所述第四薄膜晶体管的源极连接，源极接收所述第二时钟信号；以及第六薄膜晶体管，其栅极与源极相连以接收所述第二时钟信号，漏极与所述第四薄膜晶体管的源极连接；其中，所述第五薄膜晶体管和所述第六薄膜晶体管具有与所述第一薄膜晶体管相同的阈值电压。在一个实施例中，所述第四薄膜晶体管的沟道长宽比小于或等于所述第三薄膜晶体管的沟道长宽比的1/N，其中N是整数，并且N多10。在一个实施例中，所述第四薄膜晶体管的沟道长宽比小于或等于所述第五薄膜晶体管的沟道长宽比的1/N，其中N是整数，并且N多10。在一个实施例中，所述第六薄膜晶体管的沟道长宽比是所述第五薄膜晶体管的沟道长宽比的1/M，其中M是整数，并且M彡2。根据本专利技术的第二个方面，提供了一种阵列基板栅极驱动(GOA)电路，其包括??至少一个栅极驱动电路单元，用于提供栅极驱动信号；以及如前所述的复位装置。根据本专利技术的第三个方面，提供了一种液晶装置，包括如前所述的GOA电路。根据本专利技术的实施例的复位装置能够跟踪用于输出复位信号的薄膜晶体管的阈值电压及其漂移，并对阈值电压的漂移进行补偿，以消除阈值电压的漂移对复位信号的影响，从而提供标准、稳定的复位信号，确保液晶装置的显示正常。【附图说明】为了更清楚地说明本专利技术的实施例的技术方案，下面将对实施例的附图进行简要说明，应当知道，以下描述的附图仅仅涉及本专利技术的一些实施例，而非对本专利技术的限制，其中:图1是现有技术中的用于GOA电路的复位电路的一个例子的示意性电路图；图2是图1所不的复位电路的?目号时序图；图3是根据本专利技术的实施例的复位装置的示意图；图4是根据本专利技术的一个实施例的补偿模块的示意性框图；图5是实现图4所示的补偿模块的一个具体实例的示意性电路图；图6是根据本专利技术的另一个实施例的补偿模块的示意性框图；图7是实现图6所示的补偿模块的一个具体实例的示意性电路图；图8是图5、图7所示的电路的信号时序图。【具体实施方式】为了使本专利技术的实施例的目的、技术方案和优点更加清楚，下面将结合附图，对本专利技术的实施例的技术方案进行清楚、完整的描述。显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于所描述的本专利技术的实施例，本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例，也都属于本专利技术保护的范围。图3示出了根据本专利技术的实施当前第1页1 2 3 本文档来自技高网...
【技术保护点】
一种复位装置，包括：第一薄膜晶体管，用于从漏极输出复位信号；第二薄膜晶体管，其栅极接收来自栅极驱动电路的输出信号，漏极与所述第一薄膜晶体管的漏极连接，源极接地；以及补偿模块，用于补偿所述第一薄膜晶体管的阈值电压，其具有第一输入端、第二输入端、第一输出端和第二输出端；其中，所述第一输入端接收第一时钟信号，所述第二输入端接收第二时钟信号，所述第一输出端与所述第一薄膜晶体管的栅极连接，所述第二输出端与所述第一薄膜晶体管的源极连接；其中，所述第一时钟信号和所述第二时钟信号相差1/2周期，并且高电平的持续时间小于低电平的持续时间。
【技术特征摘要】
【专利技术属性】
技术研发人员：钱先锐，
申请(专利权)人：京东方科技集团股份有限公司，合肥鑫晟光电科技有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。