一种测试方法和装置制造方法及图纸

本发明专利技术实施例提供了一种测试方法和装置，其中的方法应用于主测设备，包括：将块设备的访问指令封装为符合外设部件互连总线扩展PCIE协议的第一数据包；通过PCIE接口向被测设备发送所述第一数据包。本发明专利技术实施例能够降低主测设备的设计成本。

【技术实现步骤摘要】

本专利技术涉及存储
，特别是涉及一种测试方法和一种测试装置。
技术介绍
随着集成电路深亚微米时代的到来，集成电路的规模不断扩大，促进了 SoC(系统级芯片，System on a Chip)的发展和应用。其中，存储器芯片是一种常用的SoC，为了保证其性能和可靠性，在其产品出厂前需要对其进行测试。以闪存存储器芯片为例，现有测试方法采用主机对闪存存储器芯片进行测试，其中，主机与闪存存储器信息通过接口协议进行通信，具体地，主机可以通过该接口协议将块设备的访问指令发送给闪存存储器，而闪存存储器可以通过该接口协议接收该块设备的访问指令，并依据所接收的块设备的访问指令执行对应的测试操作，例如，该测试操作可以为读操作，并且，闪存存储器还可以通过该接口协议向主机发送读操作的结果，以使主机依据读操作的结果确认响应结果。然而，对于闪存存储器芯片而言，其接口协议具体可以包括:SATA(串行高级技术附件，Serial Advanced Technology Attachment)、eMMC(嵌入式多媒体卡，EmbeddedMultiMedia Card)和 NVMe (非易失性存储总线，Non-Volatile Memory Express)等。目前，对于每一种接口协议的闪存存储器芯片，均需要设计具有相同接口协议的主机来进行测试，这样，在接口协议的种类较多时，需要设计同等数量的主机，由此，花费了大量的设计成本。
技术实现思路
鉴于上述问题，提出了本专利技术实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种测试方法和相应的一种测试装置。为了解决上述问题，本专利技术实施例公开了一种测试方法，应用于主测设备，包括:将块设备的访问指令封装为符合外设部件互连总线扩展PCIE协议的第一数据包；通过PCIE接口向被测设备发送所述第一数据包。优选的，所述第一数据包的格式包括:处理层协议包TLP。优选的，所述第一数据包包括:包头和数据有效负载，其中，所述包头用于表示需要传输的数据的类型，所述数据有效负载用于表示需要传输的数据。优选的，所述主测设备为主机设备，所述被测设备为存储设备；或者，所述主测设备为存储设备，所述被测设备为主机设备。优选的，所述方法还包括:通过PCIE接口接收来自被测设备的第二数据包；依据PCIE协议对所述第二数据包进行解析，以得到相应的响应结果。优选的，所述块设备的访问指令对应的接口协议包括:串行高级技术附件SATA、嵌入式多媒体卡eMMC、非易失性存储总线NVMe和通用串行总线USB中的至少一种。另一方面，本专利技术实施例还公开了一种测试方法，应用于被测设备，包括:通过外设部件互连总线扩展PCIE接口接收来自主测设备的第一数据包；依据PCIE协议对所述第一数据包进行解析，以得到相应的块设备的访问指令；依据所述块设备的访问指令进行相应的测试操作。优选的，所述方法还包括: 将所述测试操作对应的响应结果封装为符合PCIE协议的第二数据包；通过PCIE接口向主测设备发送所述第二数据包。再一方面，本专利技术实施例还公开了一种测试装置，应用于主测设备，包括:封装模块，用于将块设备的访问指令封装为符合外设部件互连总线扩展PCIE协议的第一数据包；及发送模块，用于通过PCIE接口向被测设备发送所述第一数据包。优选的，所述第一数据包的格式包括:处理层协议包TLP。优选的，所述第一数据包包括:包头和数据有效负载，其中，所述包头用于表示需要传输的数据的类型，所述数据有效负载用于表示需要传输的数据。优选的，所述主测设备为主机设备，所述被测设备为存储设备；或者，所述主测设备为存储设备，所述被测设备为主机设备。优选的，所述装置还包括:接收模块，用于通过PCIE接口接收来自被测设备的第二数据包；解析模块，用于依据PCIE协议对所述第二数据包进行解析，以得到相应的响应结果O又一方面，本专利技术实施例还公开了一种测试装置，应用于被测设备，包括:接收模块，用于通过外设部件互连总线扩展PCIE接口接收来自主测设备的第一数据包；解析模块，用于依据PCIE协议对所述第一数据包进行解析，以得到相应的块设备的访问指令；及测试模块，用于依据所述块设备的访问指令进行相应的测试操作。优选的，所述装置还包括:封装模块，用于将所述测试操作对应的响应结果封装为符合PCIE协议的第二数据包；发送模块，用于通过PCIE接口向主测设备发送所述第二数据包本专利技术实施例包括以下优点:本专利技术实施例的测试方法和装置中，主测设备可以将块设备的访问指令封装为符合PCIE协议的第一数据包，既可以保证该第一数据包通过PCIE接口到达被测设备，又可以使得被测设备依据PCIE协议对该第一数据包进行解析得到对应的测试协议；相对于现有测试方法中主测设备和被测设备之间通过被测设备的接口协议进行通信，由于本专利技术实施例中主测设备和被测设备之间可以通过PCIE协议这一种协议进行通信，故本专利技术实施例中主测设备可以适用于SATA、eMMC, NVMe等接口协议的被测设备，因此能够降低主测设备的设计成本。【附图说明】图1是本专利技术的一种测试方法实施例一的步骤流程图；图2是本专利技术的一种测试方法实施例二的步骤流程图；图3是本专利技术的一种测试方法实施例三的步骤流程图；图4是本专利技术的一种测试装置实施例一的结构框图；图5是本专利技术的一种主机设备的结构示意图；图6是本专利技术的一种测试装置实施例二的结构框图；及图7是本专利技术的一种主机设备的结构示意图。【具体实施方式】为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和【具体实施方式】对本专利技术作进一步详细的说明。方法实施例一参照图1，示出了本专利技术的一种测试方法实施例一的步骤流程图，应用于主测设备，具体可以包括如下步骤:步骤101、将块设备的访问指令封装为符合外设部件互连总线扩展PCIE协议的第一数据包；步骤102、通过PCIE接口向被测设备发送所述第一数据包。本专利技术实施例可以应用于SoC的测试流程，特别地可以应用于存储器芯片的测试流程，本专利技术实施例主要以闪存存储器芯片的测试流程为例进行说明，其它SoC的测试流程相互参照即可。相对于现有测试方法中主测设备和被测设备之间通过被测设备的接口协议进行通信，本专利技术实施例中主测设备和被测设备之间可以通过PCIE(外设部件互连总线扩展，Peripheral Component Interconnect Express)协议进行通信，并且，主测设备还可以将块设备的访问指令封装为符合PCIE协议的第一数据包，既可以保证该第一数据包通过PCIE接口到达被测设备，又可以使得被测设备依据PCIE协议对该第一数据包进行解析得到对应的测试协议；由于本专利技术实施例中主测设备和被测设备之间可以通过PCIE协议进行通信，因此，本专利技术实施例中主测设备可以适用于SATA、eMMC、NVMe、USB(通用串行协议，Universal Serial Bus)等不同接口协议的被测设备，这相对于现有测试方法，能够降低主测设备的设计成本。在本专利技术的一种可选实施例中，所述主测设备可以为主机设备，所述被测设备可以为存储设备，则上述测试方法可用于测试存储设备的性能，在具体实现中，主机设备可以向存储设备发送写操作指令、读操作指令、擦除指令等块设备的访问指令，以使存储设备依据所本文档来自技高网...

【技术保护点】
一种测试方法，其特征在于，应用于主测设备，包括：将块设备的访问指令封装为符合外设部件互连总线扩展PCIE协议的第一数据包；通过PCIE接口向被测设备发送所述第一数据包。

【技术特征摘要】

【专利技术属性】
技术研发人员：朱荣臻，
申请(专利权)人：北京京存技术有限公司，
类型：发明
国别省市：北京;11