一种线阵CCD驱动装置，包括电源模块(1)、CPLD最小系统电路(2)、电平转换电路(3)、线阵CCD接口电路(4)和外围接口电路(5)。电源模块(1)的电压输出端口分别连接CPLD最小系统电路(2)、电平转换电路(3)、线阵CCD接口电路(4)和外围接口电路(5)的电源管脚或端口；CPLD最小系统电路(2)的时序脉冲输出端口连接电平转换电路(4)的输入口，CPLD最小系统电路(2)的时序参数控制端口则连接外围接口电路(5)的输出端；电平转换电路(3)的输出口连接线阵CCD接口电路(4)的时序输入管脚；CCD传感器安装在线阵CCD接口电路(4)上。本实用新型专利技术采用同步计数方式生成线阵CCD驱动时序，实现对驱动频率和光积分时间等时序参数的灵活控制。
【技术实现步骤摘要】
本技术涉及一种光电转换装置，尤其涉及一种线阵CCD驱动时序控制装置。
技术介绍
线阵CCD作为一种新型半导体集成光电器件，具有分辨率高、响应速度快和测量范围大等特点，在尺寸测量、像点定位和条形码扫描等方面应用十分广泛。CCD器件只有在满足特点要求的时序脉冲驱动下才能够正常工作，输出光电转换信号，而且由于结构、原理和性能的不同，线阵CCD驱动时序差异非常大。因此，CCD驱动时序控制是线阵CCD应用中一项重要技术。目前，线阵CXD的驱动时序电路主要通过数字电路驱动法、EPROM驱动法、单片机驱动法和可编程逻辑器件驱动法等来实现。数字电路驱动和EPROM驱动法采用分立元器件设计驱动电路，存在电路结构复杂、不具有扩展性的问题。技术专利201420623953.9《手持式立磨二维角度测量仪的CCD驱动电路》采用分立的数字电路器件设计CCD驱动电路，存在结构复杂的问题。专利200620125875.5《一种外同步线阵CXD驱动控制装置》采用单片机驱动法通过控制单片机I/O 口电平生成驱动时序，主要存在对单片机性能要求高、系统资源占用大的问题。CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路，具有集成度高、速度快、可靠性好、灵活性高的特点，适合于对时序或组合逻辑要求较高的应用场合，完全能够满足CCD驱动时序的应用要求。以CPLD为核心设计线阵CCD驱动电路，可实现对驱动时序参数进行灵活控制，从而提高驱动装置的集成度、稳定性和实用性。
技术实现思路
:本技术的目的是提出一种结构简单、集成度高、实用性强的线阵CCD驱动装置，解决现有驱动装置存在的问题。本技术线阵CXD驱动装置包括电源模块、CPLD最小系统电路、电平转换电路、线阵CCD接口电路和外围接口电路。电源模块的电压输出端口分别连接CPLD最小系统电路、电平转换电路、线阵CCD接口电路和外围接口电路的电源管脚或端口，为上述电路供电；CPLD最小系统电路的时序输出端口连接电平转换电路的输入端；电平转换电路的输出端连接线阵CCD接口电路的时序输入管脚；外围接口电路的输出端连接CPLD最小系统电路的时序控制端口。电源模块为整个线阵(XD驱动装置供电，根据CPLD、(XD和外围电路器件的工作电压要求，分别提供3.3V、1V和5V三种直流电压输出。CPLD最小系统电路包括CPLD芯片、晶振电路、复位电路、JTAG下载电路和状态指示灯，晶振电路、复位电路和JTAG下载电路分别与CPLD芯片对应功能的管脚连接，状态指示灯与CPLD的I/O 口连接。根据对应型号线阵CCD的驱动时序要求，采用硬件描述语言设计驱动时序生成程序，经过仿真测试验证后将目标文件通过JTAG接口下载至CPLD芯片中实现特定CCD驱动时序输出。CPLD硬件可编程和JTAG在线重复下载使用的特点，使得以CPLD为核心的CCD驱动时序设计具有很强的灵活性和扩展性。既可以根据实际情况对时序参数进行调整以满足应用要求，也可以在重新设计驱动程序和调整接口情况下满足不同型号CCD驱动要求。电平转换电路的输入端连接CPLD最小系统电路的时序输出I/O 口，电平转换电路的输出端连接CCD接口电路，实现对CPLD输出时序脉冲进行电平转换以满足CCD驱动时序的电平要求，并将转换后的驱动时序连接输出至CCD接口电路。线阵CCD接口电路的输出端和输入端分别连接线阵CCD和电平转换电路。线阵C⑶接口电路安装有CXD传感器，为线阵CXD提供安装接口和驱动时序输入接口。外围接口电路的输出端连接CPLD最小系统电路的时序参数控制I/O 口，实现CPLD时序参数的设置。外围接口电路的输入端作为扩展口连接用户系统。CPLD监控外围接口的电平状态，根据接口电平状态组合实现对驱动时序参数的灵活控制，并直接输出调整后的驱动时序。通过外围接口电路还可以实现对输出时序的监控和调试，保证时序参数调整结果满足应用要求。有益效果:本技术以CPLD为核心设计线阵CXD驱动装置，电路结构简单集成度高，提高了驱动电路的可靠性。同时，利用CPLD器件工作频率高、硬件可编程的特点，该驱动装置可以提高线阵CCD驱动时序的工作频率，并实现对时序参数的灵活设置，具有较强的实用性和扩展性。【附图说明】图1为本技术线阵CXD驱动装置的实施例结构框图；图2为本技术线阵CXD驱动装置的CPLD最小系统电路的原理图；图3为本技术线阵CXD驱动装置时序仿真图；图4为本技术线阵CXD驱动装置的CPLD时序仿真验证结果；图5为本技术线阵CXD驱动装置的驱动时序实际输出结果。图1中:电源模块UCPLD最小系统电路2、电平转换电路3、线阵CXD接口电路4、外围接口电路5、CPLD芯片6、晶振电路7、复位电路8、JTAG下载电路9和状态指示灯10。【具体实施方式】下面结合附图对本技术做进一步详细说明。如图1所示，本技术线阵C⑶驱动装置包括电源模块UCPLD最小系统电路2、电平转换电路3、线阵CCD接口电路4和外围接口电路5。电源模块I为驱动装置所有模块提供工作电路，电源模块I电压输出端口分别连接CPLD最小系统电路2、电平转换电路3、线阵CCD接口电路4和外围接口电路5的电源管脚或端口 ；CPLD最小系统电路2的时序脉冲输出端口连接电平转换电路3的输入口，CPLD最小系统电路2的时序参数控制端口则连接外围接口电路5的输出端；电平转换电路3的输出口连接线阵CCD接口电路4的时序输入管脚；CCD传感器安装在线阵CCD接口电路4上。 CPLD最小系统电路2包括CPLD芯片6、晶振电路7、复位电路8、JTAG下载电路9和状态指示灯10。如图2所示，晶振电路7、复位电路8和JTAG下载电路9分别与CPLD芯片6对应功能的管脚连接。状态指示灯10与CPLD芯片6的I/O 口连接。本技术的实施例中，线阵C⑶选择东芝T⑶1711DG，其像敏单元大小4.7 μ mX4.7 μ m，像元中心间距4.7 μ m，时钟脉冲典型工作频率为1.0MHz0 TCD1711DG驱动时序由转移脉冲SH、时钟信号Φ 1、时钟信号Φ 2、复位脉冲RS和钳位脉冲CP五路脉冲信号构成。CPLD芯片选择Altera公司EPM240T100芯片，电平转换电路选择74HCT245芯片和74HCT04 芯片。以选择的CPLD芯片EPM240T100为核心设计线阵CCD TCD1711DG驱动装置的硬件电路。如图1所示，CPLD最小系统电路2为驱动时序控制的核心单元，CPLD最小系统电路2的输出时序经过电平转换电路3后将满足要求的驱动时序输出至线阵CCD接口电路4，CPLD最小系统电路2通过外围接口电路5对驱动时序参数进行控制。根据T⑶1711DG技术手册中驱动时序图的要求，选用Verilog HDL硬件描述语言进行CXD驱动时序的程序设计。如图3所示，T⑶1711DG五路驱动脉冲信号之间满足固定关系，可依据驱动脉冲状态跳变划分出时序节点。设置同步计数变量，根据变量计数值依次在每一个节点对五路驱动脉冲进行高低电平置位，从而实现脉冲的状态转移，由CPLD I/O 口输出原始驱动时序脉冲。选择合适的晶振作为CPLD的时钟源，设计的驱动时序的工作频率完全能够满足本文档来自技高网...
【技术保护点】
一种线阵CCD驱动装置，其特征在于，所述的线阵CCD驱动装置包括电源模块(1)、CPLD最小系统电路(2)、电平转换电路(3)、线阵CCD接口电路(4)和外围接口电路(5)；电源模块(1)的电压输出端口分别连接CPLD最小系统电路(2)、电平转换电路(3)、线阵CCD接口电路(4)和外围接口电路(5)的电源管脚或端口；CPLD最小系统电路(2)的时序脉冲输出端口连接电平转换电路(4)的输入口，CPLD最小系统电路(2)的时序参数控制端口则连接外围接口电路(5)的输出端；电平转换电路(3)的输出口连接线阵CCD接口电路(4)的时序输入管脚；CCD传感器安装在线阵CCD接口电路(4)上。
【技术特征摘要】
【专利技术属性】
技术研发人员：占伟伟，卢海燕，王秀，蔡莉，宫玥，
申请(专利权)人：中国地震灾害防御中心，
类型：新型
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。