一种像素单元电路及像素读出芯片制造技术

本发明专利技术实施例公开了一种像素单元电路及像素读出芯片，像素单元电路包括：一电荷灵敏前置放大器，对像素的探测器信号进行低噪声放大；一甄别器，用于将进行低噪声放大后的探测信号同阈值进行比较，对有用信号进行甄别判断；一计数器链，包括N位计数器，对于根据甄别判断结果对有用信号进行计数统计，其中N为大于1的整数；一移位寄存器链，包括N位元寄存器，分别与所述计数器链连接，当帧刷新信号到来时，所述移位寄存器链将所述计数器链中的计数统计结果进行移位读出。本发明专利技术实施例的技术方案能降低读出死时间，提升芯片的帧刷新率指标。

【技术实现步骤摘要】

本专利技术涉及半导体
，具体涉及一种像素单元电路及像素读出芯片。
技术介绍
传统意义上的像素读出芯片或像素探测系统，主要基于电荷积分的方式完成对信号的探测。例如CO)(Charge-coupled Device，电荷親合元件)、CM0S( —种典型的固体成像传感器)相机等等，通过同感光二极管相连的电容对电荷进行积分，将积分之后的幅度进行读出，如图1和图2所示，从而对一段时间内的信号量实现探测。这种方式无法有效分辨信号和噪声，信噪比不高。为了有效的对单个光子或入射粒子进行分辨，发展出一类基于单光子信号处理的像素读出芯片形式。如图3所示，这类芯片通过电荷灵敏前置放大器，首先将单个入射信号进行低噪声放大，之后通过设定阈值，将幅度低于该阈值的噪声信号进行剔除，从而获得无噪声的真正探测器信号。对过阈甄别信号，最简单的处理方式就是对一段时间内的过阈事例数进行计数，从而间接获得这段时间内信号亮度的统计，这种方式称为单光子计数模式。其后，芯片需要按一定的刷新频率将各像素的计数结果进行读出并清零，以便开始新一轮的计数。如果以各像素的计数作为图像亮度，像素的二维位置对应图像点的位置，所读出的数据就形成了一帧图像，即芯片通常工作在帧刷新模式下。单光子计数型像素芯片已有一些发展，主要用于同步辐射或医疗成像应用。其中两种代表性主流产品的像素单元电路的结构框图分别如图4、图5所示。从图中可以看到，两种产品的模拟前端电路部分大同小异，均由前文描述的电荷灵敏前置放大器，对探测器输入信号进行低噪声放大，之后通过甄别器(在图5中称为甄别器，Discriminator)将信号幅度同设定阈值进行比较，利用计数器对过阈信号进行计数。两种产品在读出方式上有一些差异。图4中，计数器的计数结果是通过行列选通的方式，通过列总线的方式进行读出的。即在读出过程中，计数器的计数结果被锁定，通过行、列选择信号依次使能像素，使计数结果连接到数据总线上，从而实现读出。而在图5中，读出是通过线性反馈移位寄存器的方式完成的，即在计数阶段，该部分逻辑作为一个伪随机数计数器工作，对甄别过阈信号进行统计；而在读出阶段，该部分逻辑将同前后相邻像素相连，作为移位寄存器长链中的一段进行工作，通过全局时钟，将每个像素的计数结果依次移位至芯片引脚并输出。可以看到，两种主流产品读出方式具有共同的缺点:读出时计数器无法同时进行计数。图4中，计数器需要等待被挂载至数据总线，因此结果需要处于锁存状态，直到一帧结果被读出，才能被清零而继续进行下一次工作；而图5中，计数器电路在读出时被占用成为移位寄存器，也只有在一帧读出完成后才能切换回计数模式。因此这两种结构的读出时间都将成为探测死时间，同时该工作方式也限制了帧刷新率的提高:即如果要提高帧刷新率，只有减少读出时间，因此势必采用高速时钟和高速读出逻辑，这样一方面高速数字电路的设计难度大大提升，同时高速数字信号的引入也将对灵敏的模拟电路造成更多串扰。图4、图5所讨论的两种读出方法，是单光子计数型像素芯片各类产品的主要代表性读出结构。由此结构和工作原理的限制，这两种主流系列最新版产品的帧刷新率指标均只在每秒几十帧到每秒一百帧的水平，并且需要用到约10MHz左右时钟频率的高速时钟，尽管如此，死时间仍高达每帧3ms左右。该帧刷新率和死时间指标已不能满足最新一代同步辐射应用的需求，并且目前市场上也无法找到满足要求的产品。这类应用要求在保证性能的前提下，实现好于每秒一千帧的刷新率，从而对某些短寿命样品观测其动态的响应。因此发展一种高帧刷新率的单光子计数型像素读出芯片设计方法，成为推动该技术在更高端场合应用的关键。另外，由于工作在辐射条件下，读出芯片的设计必须考虑抗辐照设计。在各主流产品的像素单元配置寄存器中，普遍采用经典的三模冗余电路，对单粒子翻转事例(SingleEvent Upset, SEU)进行一定程度的抗辐照加固。如图6和图7所示，配置寄存器通常均采用一定的冗余设计。对于每像素单元通常需要5、6位寄存位甚至更多的像素读出芯片来说，这将占用大量的空间。本专利技术所提出的读出方式在保证性能的前提下，也可兼顾降低该部分的设计复杂度，节省像素空间。
技术实现思路
有鉴于此，本专利技术实施例提供一种像素单元电路及像素读出芯片，以实现降低读出死时间，提升芯片的帧刷新率指标。本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。第一方面，本专利技术实施例提供了一种像素单元电路，包括:—电荷灵敏前置放大器，对像素的探测器信号进行低噪声放大；—甄别器，用于将进行低噪声放大后的探测信号同阈值进行比较，对有用信号进行甄别判断；—计数器链，包括N位计数器，对于根据甄别判断结果对有用信号进行计数统计，其中N为大于I的整数；—移位寄存器链，包括N位寄存器，分别与所述计数器链连接，当帧刷新信号到来时，所述移位寄存器链将所述计数器链中的计数统计结果进行移位读出。进一步地，所述像素单元电路还包括一配置寄存器模组，与所述移位寄存器链连接;当帧刷新信号到来时，所述配置寄存器模组向所述移位寄存器链的输入端输入下一帧的配置信息，同时所述移位寄存器链将上一帧的计数统计结果从输出端输出，所述配置信息和所述计数统计结果不重叠地通过所述移位寄存器链。进一步地，当帧刷新信号到来时，具体包括:当帧刷新信号在时钟上升沿到来时，所述甄别器与所述计数器链信号通路被屏蔽，以使所述计数器链中的所述上一帧的计数统计结果被封锁；从随后的时钟下降沿开始的第一个时钟周期内:所述配置寄存器模组变为透明锁存状态，所述移位寄存器链上的配置信息被刷新到所述配置寄存器模组中的各对应的配置寄存器，作为所述像素单元电路对应的像素单元的下一帧的工作状态定义； 从所述时钟下降沿开始的第二个时钟周期内:被封锁的计数器链中的所述上一帧的计数统计结果被加载至所述移位寄存器链中；从所述时钟下降沿开始的第三个时钟周期内:所述计数器链的所述计数统计结果被清零，同时所述计数器链的封锁被解除。进一步地，在所述计数器链的封锁被解除之后还包括:所述计数器链中的N位计数器开始在新一帧中对过阈的有用信号进行计数统计，所述新一帧的配置信息从所述移位寄存器链的输入端输入，同时上一帧的计数数据从移位链输出端输出，配置数据流和计数数据流恰好不重叠的通过移位链进行流动。进一步地，在所述电荷灵敏前置放大器与所述甄别器之间，还包括成形/放大模块，用于将所述进行低噪声放大后的探测信号进一步放大滤波；所述甄别器，用于将所述放大滤波后的探测信号同阈当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种像素单元电路，其特征在于，包括：一电荷灵敏前置放大器，对像素的探测器信号进行低噪声放大；一甄别器，用于将进行低噪声放大后的探测信号同阈值进行比较，对有用信号进行甄别判断；一计数器链，包括N位计数器，对于根据甄别判断结果对有用信号进行计数统计，其中N为大于1的整数；一移位寄存器链，包括N位寄存器，分别与所述计数器链的N位计数器连接，当帧刷新信号到来后，将所述计数器链的N位计数器中的计数数据锁存加载至所述移位寄存器链的N位寄存器中。

【技术特征摘要】

【专利技术属性】
技术研发人员：魏微，李怀申，李绍富，蓝克坚，江晓山，樊磊，张杰，宁哲，卢云鹏，欧阳群，刘鹏，朱科军，
申请(专利权)人：中国科学院高能物理研究所，
类型：发明
国别省市：北京;11