用于实现低功耗、宽测量范围时间数字转换器的节能电路制造技术

本发明专利技术属于集成电路技术领域，具体为一种用于实现低功耗、宽测量范围时间数字转换器的节能电路。该电路由时间窗口产生电路和使能电路构成；时间窗口产生电路包含两个触发器、一个反相器和一个与门，它通过同时检测数控振荡器的输出CKV的上升下降沿来产生相应的使能信号，进而驱动使能电路产生相应的数据信号进入时间数字转换器。该节能电路不仅能够大大减小后级延时链型时间数字转换器的功耗，而且可以避免传统窗口节能电路对TDC输入频率的限制，使其可以实现宽测量范围。

【技术实现步骤摘要】

本专利技术属于集成电路
，具体涉及一种用于实现低功耗、宽测量范围时间数字转换器的节能电路。
技术介绍
近年来随着集成工艺技术的演进和工艺特征尺寸的减小，传统电压域的信号处理方式受到极大的挑战，而电路的时域精度不断提高。时间域处理电路和混合域系统可充分发挥先进CMOS工艺的优势，吸引了越来越多研究者的关注，全数字锁相环（All Digital Phase Locked Loop，ADPLL）是其中的一个典型案例。随着CMOS工艺的发展，全数字锁相环的性能已经可以与传统的模拟锁相环相媲美，同时由于其数字电路的特性，可以很方便的添加其他的数字辅助电路，但如何进一步实现低功耗和宽频带依旧是研究的重点。时间数字转换器（Time-to-digital Converter）作为其中的一个关键模块，其功耗决定了全数字锁相环的总功耗，尤其是在延时链型的时间数字转换器中，延时单元在高频输入驱使下不断翻转，消耗额外的功耗。为了改善功耗，可以采用时间窗口节能电路。传统的时间窗口节能电路仅由两个简单的逻辑门构成。然而，由于时间窗口使能信号的宽度是由延时链的总延时决定的，ADPLL的输出频率也同样会被限制。另外，采用一个与门作为使能电路可能产生错误的上升沿，致使量化结果的错误。
技术实现思路
本专利技术的目的是提供一种用于实现低功耗、宽测量范围时间数字转换器的节能电路。本专利技术提供的用于实现低功耗、宽测量范围时间数字转换器的节能电路，由时间窗口产生电路和使能电路构成。其中，时间窗口产生电路通过同时检测数控振荡器（DCO）的输出CKV的上升下降沿来产生相应的使能信号，进而驱动使能电路产生相应的数据信号进入时间数字转换器。时间窗口产生电路包含两级触发器、一个反相器和一个与门。参考时钟REF 作为第一级触发器的数据端，DCO的输出CKV作为第一级触发器的时钟端；第一级触发器的正相输出作为第二级触发器的数据端，DCO的输出CKV通过反相器后的信号作为第二级触发器的时钟端；REF和第二级触发器的反相输出端作为与门的输入；与门的输出即为时间窗口产生电路的输出使能信号。时间窗口产生电路产生使能信号的原理如下：第一级触发器通过CKV的上升沿采样REF得到REF上升沿后第一个CKV的上升沿；然后对CKV反相，第二级触发器用CKV的下降沿采样第一级触发器的正相输出得到CKV第一个上升沿之后的第一个下降沿；最终第二级触发器的反相输出端与REF相与得到最终的使能信号EN。由于这个使能信号的宽度是由CKV波形决定的，不再为固定值，故不管CKV的频率大小，使能信号都至少能让一个周期的CKV通过。得到的使能信号进一步作为使能电路的输入。使能电路由一个触发器和一个与门构成：使能信号EN作为触发器的数据端，CKV作为触发器的时钟端；触发器的正相输出和CKV作为与门的输入；与门的输出即为节能电路的最终输出。其工作原理是：CKV通过触发器采样EN，则可得到时间窗口信号内的CKV上升沿；然后，触发器输出与CKV本身相与，最终得到携带CKV上升沿和周期信息的CKV’，作为时间数字转换器测量的输入。本专利技术节能电路不仅能够大大减小后级延时链型时间数字转换器的功耗，而且可以避免传统窗口节能电路对TDC输入频率的限制，使其可以实现宽测量范围。附图说明图1 传统的时间窗口节能电路图。图2 本专利技术中的时间窗口节能电路图。图3 节能电路的时间波形图。其中，（a）时间窗口使能信号产生原理，（b）只用与门作为使能电路的最终输出，（c）采用触发器+与门作为使能电路的最终输出。图4 节能电路模块的仿真波形。图5 时间数字转换器整体功耗vs频率的关系曲线。具体实施方式下面结合附图进行说明： 如图1所示，传统的时间窗口节能电路是利用参考时钟和它经过总延时后的信号构建一个时间窗口，在时间窗口内的上升沿周期可以通过，而在窗口外的无效信号无法进入延时链，从而有效降低延时链的动态功耗。它仅由两个门构成，异或门用来产生时间窗口作为与门的使能端。然而，由于时间窗口的宽度是由延时链的总延时决定的，ADPLL的输出频率也同样会被限制。另外，采用一个与门作为使能器件可能产生错误的上升沿，致使量化结果的错误。如图2所示，是本专利技术中的时间窗口节能电路，通过同时检测DCO的输出CKV的上升下降沿来产生相应的使能信号。它由一个时间窗口产生电路和使能电路构成。时间窗口产生电路包含两个触发器、一个反相器和一个与门，它的工作原理是：在REF上升沿到来之后，检测CKV第一个上升沿之后的第一个下降沿，从而通过与REF相与得到最终的使能信号EN。这个使能信号的宽度是由CKV波形决定的，不再为固定值，故不管CKV的频率大小，使能信号都至少能让半个周期的CKV通过。另一方面，不再单纯地使用与门作为使能电路，而是添加了触发器，避免了错误上升沿的产生。图3显示了节能电路的时间波形图。因为EN信号会在CKV的下降沿处从高电平变为低电平，所以只有一个有效周期内的CKV进入后面的量化器中。当REF上升沿到来时，EN信号变为高电平，TDC开始进行测量；当EN信号变为低电平时，TDC就不再工作。从图3（b）中还可以看出，只用与门时，会产生一个错误的上升沿，导致量化结果的出错。而在图3（c）中添加了一个触发器后，利用CKV采样使能信号EN，就可以得到准确的CKV上升沿；与门的作用是产生CKV的周期，以保证可以得到最终的小数分频比。通过采用这样的节能电路，最终得到包含上升沿时间信息和CKV周期信息的选通信号CKV_P。下面以一个应用于1.2GHz~1.8GHz宽带ADPLL中时间数字转换器作为实例观察节能电路的功能和性能。图4是对节能电路的功能仿真，从图中可以发现，时间窗口节能电路将多余的CKV周期滤除了，只留下需要参加后续量化的一个周期信号，从而大大节省了功耗。图中还显示CKV经过了节能电路后加入了路径延时，相应的，对REF也应加入同样的路径延时，基本保持一致。图5考虑了整个时间数字转换器系统的功耗。为了体现窗口节能电路的作用，分别对有无节能电路的时间数字转换器的能耗进行仿真，最终得到两个结果的对比图。图中上方的折线表示的是没有添加窗口节能电路的功耗，下方的折线表示的是添加了窗口节能电路的功耗。功耗仿真是对1.2-1.8GHz的工作频率以0.05GHz进行了扫频，测量的时间间隔都选取了400ps。通过图5可以发现，上方折线表示的功耗随着频率的增大而增大，这是由于没有添加窗口节能电路，所有的数据周期都进入了时间数字转化器中，频率越高，则反相器翻转的次数就越多，所消耗的总功耗就越大。而增加了窗口节能电路的下方折线，虽然有轻微地增大，但不同输入频率的功耗基本相同。对比两条折线，增加了窗口节能电路使得功耗大大降低了，且随着频率越高，功耗节省得越多，当输入为1.8GHz时，功耗几乎下降为原来的50%。本文档来自技高网...

【技术保护点】
一种用于实现低功耗、宽测量范围时间数字转换器的节能电路，其特征在于由时间窗口产生电路和使能电路构成；其中，时间窗口产生电路通过同时检测数控振荡器的输出CKV的上升下降沿来产生相应的使能信号，进而驱动使能电路产生相应的数据信号进入时间数字转换器；所述时间窗口产生电路包含两级触发器、一个反相器和一个与门；参考时钟REF 作为第一级触发器的数据端，数控振荡器的输出CKV作为第一级触发器的时钟端；第一级触发器的正相输出作为第二级触发器的数据端，数控振荡器的输出CKV通过反相器后的信号作为第二级触发器的时钟端；参考时钟REF和第二级触发器的反相输出端作为与门的输入；与门的输出即为时间窗口产生电路的输出使能信号；所述使能电路由一个触发器和一个与门构成；使能信号EN作为触发器的数据端，数控振荡器的输出CKV作为触发器的时钟端；触发器的正相输出和数控振荡器的输出CKV作为与门的输入；与门的输出即为节能电路的最终输出。

【技术特征摘要】
1. 一种用于实现低功耗、宽测量范围时间数字转换器的节能电路，其特征在于由时间窗口产生电路和使能电路构成；其中，时间窗口产生电路通过同时检测数控振荡器的输出CKV的上升下降沿来产生相应的使能信号，进而驱动使能电路产生相应的数据信号进入时间数字转换器；
所述时间窗口产生电路包含两级触发器、一个反相器和一个与门；参考时钟REF 作为第一级触发器的数据端，数控振荡器的输出CKV作为第一级触发器的时钟端；第一级触发器的正相输出作为第二级触发器的数据端，数控振荡器的输出CKV通过反相器后的信号作为第二级触发器的时钟端；参考时钟REF和第二级触发器的反相输出端作为与门的输入；与门的输出即为时间窗口产生电路的输出使能信号；
所述使能电路由一个触发器和一个与门构成；使能信号EN作为触发器的数据端，数控振荡器...

【专利技术属性】
技术研发人员：张雪皎，郑立荣，
申请(专利权)人：复旦大学，
类型：发明
国别省市：上海;31