在一些公开的实施例中，指令执行逻辑提供条件存储器错误帮助抑制。处理器的一些实施例包括解码级，用于解码一个或多个指令，所述指令指定:存储器操作集合、一个或多个寄存器以及一个或多个存储器地址。一个或多个执行单元响应于一个或多个经解码的指令生成用于存储器操作集合的所述一个或多个存储器地址。指令执行逻辑记录一个或多个错误抑制位以指示是否对存储器操作集合的一个或多个部分进行掩码。当存储器操作集合中的错误的一个对应于存储器操作集合中被所述一个或多个错误抑制位指示为被掩码的部分时，抑制错误生成逻辑考虑对应于存储器操作集合中的所述错误的一个的存储器错误。
【技术实现步骤摘要】
本公开涉及处理逻辑、微处理器以及相关联的指令集架构的领域，该指令集架构 在被处理器或其他处理逻辑所执行时可有条件地执行逻辑、数学和/或其他功能性操作， 诸如加载或存储存储器数据。具体地，本公开涉及用于提供条件存储器错误帮助抑制的指 令执行逻辑。
技术介绍
现代的诸多处理器通常包括指令以用于提供计算量密集但给出高度数据并行性 的操作，这些指令可通过使用多种数据存储设备的高效实现来使用，这些数据存储设备诸 如为：单指令多数据（SMD)向量寄存器。 将应用或软件代码向量化可包括使该应用在特定系统或指令集架构（诸如例如 宽或大宽度向量架构）上编译、安装和/或运行。对于一些应用，由于向量宽度增加（例如 用于诸如三维（3D)图像渲染之类的操作），存储器访问可能是复杂的、不一致的或不连续 的。用于向量化进程的存储器（memory)可能被存储在不连续或不邻近的存储器位置中。多 种架构可能需要额外的指令，这些额外的指令最小化了指令吞吐量，并显著增加在执行任 何算术操作之前对寄存器中的数据进行排序所需的时钟周期的数量。 用于改善存储器访问和对去往和来自更宽向量的数据进行排序的机制可包括实 现聚集和分散操作，以针对来自其他非本地和/或不连续的存储器位置的数据产生本地连 续的存储器访问。聚集操作可从存储装置中的一组不连续或随机的存储器位置收集数据， 并将不同的数据组合到紧缩（packed)结构中。分散操作可将紧缩结构中的元素散开至一 组不连续或随机的存储器位置。其他机制可包括采用常规跨距的加载和存储，用于从存储 设备中的不连续存储器位置的集合中收集数据并将数据组合到紧缩结构中，或将紧缩结构 中的元素分散到存储设备中的不连续存储器位置的集合中。再一些其他机制可包括加载和 存储，用于从存储设备中的连续存储器位置的集合中收集数据并将数据稀疏地分散在向量 结构中，或将稀疏向量结构中的元素合并到存储设备中的连续存储器位置的集合中。利用 这种机制使应用或软件代码向量化可包括利用断言掩码的条件加载和存储存储器位置。这 些存储器位置中的一些可能未被缓存，或已经被移出物理存储器的分页。 如果这些操作由于页面错误或一些其他原因而在加载和存储存储器位置的中间 中断，在一些架构下，机器的状态可能未被保存，从而需要重复整个操作，而不是在该操作 中断的位置处重新开始。由于在任一重复操作上可能需要多次存储器访问，所以可能需要 许多时钟周期来完成，任何后续的依赖算术操作必须等待该重复操作完成。在一些可选架 构中，在存储器位置的任何成功加载和存储之后，相反可保存机器的状态，但任何发生的错 误可被推迟，直到向量指令的引退。在利用断言掩码有条件地加载和存储存储器位置的情 况下，一些发生的错误或异常可能对应于一些假想存储器访问，对于这些假想存储器访问 而言可能已使用断言掩码来抑制实际存储器访问。然而，即便是已经将断言掩码用于抑制 错误的存储器访问时，在向量指令引退时对任何推迟的错误或异常的处理可导致延迟。这 样的延迟代表瓶颈，该瓶颈会限制例如原本预期从宽或大宽度向量架构得到的性能优势。 到目前为止，尚未充分探索针对这样的性能受限问题和瓶颈的潜在解决方案。【附图说明】 在附图的各图中作为示例而非限制地示出本专利技术。 图IA是利用断言掩码执行向量加载和/或存储以提供条件存储器错误帮助抑制 的系统的一个实施例的框图。 图IB是利用断言掩码执行向量加载和/或存储以提供条件存储器错误帮助抑制 的系统的另一个实施例的框图。 图IC是利用断言掩码执行向量加载和/或存储以提供条件存储器错误帮助抑制 的系统的另一个实施例的框图。 图2是利用断言掩码执行向量加载和/或存储以提供条件存储器错误帮助抑制的 处理器的一个实施例的框图。 图3A示出根据一个实施例的紧缩数据类型。 图3B示出根据一个实施例的紧缩数据类型。 图3C示出根据一个实施例的紧缩数据类型。 图3D示出根据一个实施例的用于利用断言掩码的向量加载和/或存储以提供条 件存储器错误帮助抑制的指令编码。 图3E示出根据另一个实施例的用于利用断言掩码的向量加载和/或存储以提供 条件存储器错误帮助抑制的指令编码。 图3F示出根据另一个实施例的用于利用断言掩码的向量加载和/或存储以提供 条件存储器错误帮助抑制的指令编码。 图3G示出根据另一个实施例的用于利用断言掩码的向量加载和/或存储以提供 条件存储器错误帮助抑制的指令编码。 图3H示出根据另一个实施例的用于利用断言掩码的向量加载和/或存储以提供 条件存储器错误帮助抑制的指令编码。 图4A示出利用断言掩码执行向量加载和/或存储以提供条件存储器错误帮助抑 制的处理器微架构的一个实施例的诸个要素。 图4B示出利用断言掩码执行向量加载和/或存储以提供条件存储器错误帮助抑 制的处理器微架构的另一个实施例的诸个要素。 图5是利用断言掩码执行向量加载和/或存储以提供条件存储器错误帮助抑制的 处理器的一个实施例的框图。 图6是利用断言掩码执行向量加载和/或存储以提供条件存储器错误帮助抑制的 计算机系统的一个实施例的框图。 图7是利用断言掩码执行向量加载和/或存储以提供条件存储器错误帮助抑制的 计算机系统的另一个实施例的框图。 图8是利用断言掩码执行向量加载和/或存储以提供条件存储器错误帮助抑制的 计算机系统的另一个实施例的框图。 图9是利用断言掩码执行向量加载和/或存储以提供条件存储器错误帮助抑制的 芯片上的系统的一个实施例的框图。 图10是利用断言掩码执行向量加载和/或存储以提供条件存储器错误帮助抑制 的处理器的一个实施例的框图。 图11是利用断言掩码执行向量加载和/或存储以提供条件存储器错误帮助抑制 的IP核开发系统的一个实施例的框图。 图12示出利用断言掩码执行向量加载和/或存储以提供条件存储器错误帮助抑 制的架构仿真系统的一个实施例。 图13示出利用断言掩码转换向量加载和/或存储以提供条件存储器错误帮助抑 制的系统的一个实施例。 图14示出利用断言掩码执行向量加载和/或存储以提供条件存储器错误帮助抑 制的处理器微架构的一个可选实施例的诸个要素。 图15A示出将断言掩码映射到指令缓冲器中的错误抑制字段以提供条件存储器 错误帮助抑制的一个实施例。 图15B示出将断言掩码映射到指令缓冲器中的错误抑制字段以提供条件存储器 错误帮助抑制的可选实施例。 图15C示出将断言掩码映射到指令缓冲器中的错误抑制字段以提供条件存储器 错误帮助抑制的另一个可选实施例。 图IOT示出将断言掩码映射到指令缓冲器中的错误抑制字段以提供条件存储器 错误帮助抑制的另一个可选实施例。 图16A示出利用断言掩码执行向量加载和/或存储以提供条件存储器错误帮助抑 制的过程的一个实施例的流程图。 图16B示出利用断言掩码执行向量存储以提供条件存储器错误帮助抑制的过程 的一个实施例的流程图。 图16C示出利用断言掩码执行向量加载以提供条件存储器错误帮助抑制的过程 的一个实施例的流程图。【具体实施方式】 以下描述公开了在处理器、计算机系统或其他处理设备之内或与处理器、计算机 系统或其他处理设备相关联的的指令和处理逻辑，其用于提供利用断言掩码的向量加载和 /或存储以提供条件存储器错误帮助抑制。 本文中公开的一些本文档来自技高网...
【技术保护点】
一种处理器，包括：解码级，用于解码单指令多数据(SIMD)指令，所述单指令多数据(SIMD)指令指定：存储器加载操作集合、目的地寄存器以及一个或多个存储器地址；以及一个或多个执行单元，响应于经解码的SIMD指令，用于：生成用于所述加载操作集合的所述一个或多个存储器地址；记录一个或多个错误抑制位以指示所述加载操作集合的一个或多个部分是否被掩码；只要所述加载操作集合中的一个或多个对应于所述加载操作集合中被所述一个或多个错误抑制位指示为被掩码的部分，则抑制错误生成逻辑考虑对应于所述加载操作集合中的所述一个或多个的存储器错误。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：Z·斯波伯，R·凡伦天，O·利维，M·米谢利，G·奥菲尔，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。