DC/DC转换器制造技术

提供一种DC/DC转换器，在小负载时的逆流电流产生时，能够从持续截止输出晶体管的状态立即恢复到通常动作。在具有脉动生成电路、平滑电路和输出导通时间信号的计时电路的导通计时电路中，具有：逻辑电路，其检测逆流电流产生的前兆；以及开关电路，其根据逻辑电路的检测信号，维持脉动生成电路的输出电压，或者控制在规定的电压。

【技术实现步骤摘要】

本专利技术涉及转换直流电压的DC/DC转换器，涉及具有计时电路的DC/DC转换器。
技术介绍
对现有的DC/DC转换器进行说明。图11是示出现有的DC/DC转换器的电路图。现有的DC/DC转换器具有:比较器504、RS-FF电路113、驱动电路110、参考电压生成电路503、计时电路501、作为输出晶体管的NMOS晶体管108、NM0S晶体管109、电容器107、线圈106、电阻103、104、502、接地端子100、输出端子102以及电源端子101。比较器504的反相输入端子被输入对输出端子102的输出电压Vout进行分压而得到的分压电压VFB，同相输入端子被输入参考电压，该参考电压附加了电源电压、依赖于输出电压Vout的脉动电压、按照规定的斜率变化的倾斜电压，比较器504输出与比较结果对应的信号。在分压电压VFB比参考电压高时，向RS-FF电路113的置位端子输出低电平信号，在分压电压VFB比参考电压低时，向RS-FF电路113的置位端子输出高电平信号。从计时电路501输出的信号被提供给RS-FF电路113的复位端子，根据比较器504的输出信号与计时电路501的输出信号，从RS-FF电路113的Q端子将输出信号输出。驱动电路110接受RS-FF电路113的信号而控制NMOS晶体管108、109的导通/截止，从输出端子102产生输出电压Vout (例如参照专利文献I)。专利文献1:日本特开2011-182533号公报但是，现有的DC/DC转换器存在如下的课题:在小负载时，在输出电压上升时，为了降低输出电压而持续进行使输出晶体管截止的控制时，输出电压降低，在恢复到通常动作时，计时电路没有得到规定的导通时间，恢复到通常动作需要花费时间。并且，存在如下的课题:与通常的连续模式控制时相比，在小负载时产生较大的脉动。
技术实现思路
本专利技术是鉴于上述课题而完成的，提供一种DC/DC转换器，即使在小负载时输出电压上升，持续进行使输出晶体管截止的控制，也能立刻恢复到通常动作。为了解决现有的课题，本专利技术的DC/DC转换器采用以下这样的结构。在具有脉动生成电路、平滑电路和输出导通时间信号的计时电路的导通计时电路中，具有:逻辑电路，其检测产生逆流电流的前兆；以及开关电路，其根据逻辑电路的检测信号，维持脉动生成电路的输出电压，或者控制在规定的电压。专利技术效果本专利技术的DC/DC转换器实现如下效果:能够通过在暂停状态中维持脉动生成电路的输出电压，或者控制在规定的电压，从暂停状态顺利地恢复到通常动作。【附图说明】图1是示出本实施方式的DC/DC转换器的一例的电路图。图2是示出本实施方式的DC/DC转换器的导通计时电路的一例的电路图。图3是示出本实施方式的DC/DC转换器的比较器的结构例的电路图。图4是示出本实施方式的DC/DC转换器的动作的时序图。图5是示出本实施方式的DC/DC转换器的另一例的电路图。图6是示出本实施方式的DC/DC转换器的导通计时电路的另一例的电路图。图7是示出本实施方式的DC/DC转换器的导通计时电路的另一例的电路图。图8是示出图7的导通计时电路的模拟开关电路的一例的电路图。图9是示出本实施方式的DC/DC转换器的小负载时的动作的时序图。图10是示出本实施方式的DC/DC转换器的另一例的电路图。图11是示出现有的DC/DC转换器的结构的电路图。标号说明100:接地端子；101:电源端子；102:输出端子；105:基准电压电路；106:线圈；110:驱动电路；111:导通计时电路;112、216:比较器;113、701:RS-FF电路；114:伪脉动电路；161:逆流电流检测电路；208、811、812:开关电路；201、202、312、313、314、315:恒流电路；230:脉动生成电路；240:平滑电路；250:计时电路；800:模拟开关电路；814:恒压电路。【具体实施方式】以下，参照附图对本专利技术的实施方式进行说明。图1是示出本实施方式的DC/DC转换器的一例的电路图。本实施方式的DC/DC转换器具有:比较器112、RS-FF电路113、伪脉动电路114、驱动电路110、基准电压电路105、导通计时电路111、作为输出晶体管的NMOS晶体管108、109、逆流电流检测电路161、线圈106、电容器107、电阻103、104、接地端子100、电源端子101以及输出端子102。图2是示出导通计时电路111的一例的电路图。导通计时电路111具有:脉动生成电路230、平均化电路240、计时电路250、OR电路261、NMOS晶体管262、输入端子121、125以及输出端子124、126。脉动生成电路230由开关电路208、恒流电路201、电容器209和电阻210构成。平均化电路240由电阻211和电容器212构成。计时电路250由恒流电路202、反相器213、NMOS晶体管214、电容器215和比较器216构成。图3示出比较器112的电路图。比较器112具有:恒流电路312、313、314、315、反相器316、317、PM0S晶体管306、307、308、309、310、311、第一同相输入端子301、第一反相输入端子302、第二同相输入端子303、第二反相输入端子304以及输出端子305。接着，对本实施方式的DC/DC转换器的连接进行说明。比较器112的第一反相输入端子与伪脉动电路114的输出端子122连接，第一同相输入端子与伪脉动电路114的输出端子123连接，第二反相输入端子连接于电阻103和电阻104的连接点，第二同相输入端子与基准电压电路105的正极连接，输出端子与RS-FF电路113的置位端子连接。电阻103的另一个端子与输出端子102连接，电阻104的另一个端子与接地端子100连接。基准电压电路105的负极与接地端子100连接。RS-FF电路113的复位端子与导通计时电路111的输出端子124连接，输出端子与驱动电路110的第一输入端子以及导通计时电路111的输入端子121连接。NMOS晶体管108的栅极与驱动电路110的第一输出端子连接，漏极与电源端子101连接，源极与线圈106的一个端子以及NMOS晶体管109的漏极连接。NMOS晶体管109的栅极与驱动电路110的第二输出端子以及导通计时电路111的输入端子125连接，源极与接地端子100连接。电容器107的一个端子与输出端子102以及线圈106的另一个端子连接，另一个端子与接地端子100连接。逆流电流检测电路161的输入端子与NMOS晶体管109的漏极连接，输出端子与驱动电路110的第二输入端子连接。对导通计时电路111的连接进行说明。恒流电路201的一个端子与电源端子101连接，另一个端子与开关电路208连接。电容器209的一个端子与开关电路208的另一个端子以及节点A连接，另一个端子与接地端子100连接。电阻210的一个端子与节点A连接。电阻211的一个端子与节点A连接，另一个端子与输出端子126以及节点B连接。NMOS晶体管262的栅极与OR电路261的输出端子连接，漏极与电阻210的另一个端子连接，源极与接地端子100连接。OR电路261的第一输入端子与输入端子121连接，第二输入端子与输入端子125连接。电容本文档来自技高网...

【技术保护点】
一种DC/DC转换器，其具有：比较器，其对与DC/DC转换器的输出电压对应的伪脉动成分加上与所述输出电压对应的电压后的电压、和所述伪脉动成分与基准电压相加后的电压进行比较，输出比较结果的信号；导通计时电路，其被输入与输入到输出晶体管的栅极的信号同步的控制信号，输出导通时间信号；触发器电路，其被输入所述导通计时电路的导通时间信号与所述比较器的输出信号；驱动电路，其被输入所述触发器电路的输出信号，控制所述输出晶体管；以及逆流电流检测电路，其检测输出电流从输出端子逆流的前兆，向所述驱动电路输出检测信号，该DC/DC转换器的特征在于，所述导通计时电路具有：脉动生成电路，其根据所述控制信号生成并输出脉动成分；平均化电路，其输出将所述脉动成分平均化后的电压；计时电路，其根据所述平均化电路输出的电压与所述控制信号，生成并输出所述导通时间信号；逻辑电路，其被输入所述控制信号；以及开关电路，其设置在所述脉动生成电路的输出端子与接地端子之间，所述开关电路被输入所述逻辑电路的输出信号，在检测到所述输出电流逆流的前兆时，控制为维持所述脉动生成电路的输出电压。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：椎名美臣，宇野正幸，
申请(专利权)人：精工电子有限公司，
类型：发明
国别省市：日本;JP