接口电路中的输出电路制造技术

本实用新型专利技术提供一种接口电路中的输出电路，其包括：连接于电源端和驱动输出端之间的输出驱动电路，其包括多个输出驱动模块，每个输出驱动模块包括一个输出驱动开关；与输出驱动电路对应的输出控制逻辑电路，每个输出控制逻辑电路包括与各个输出驱动模块对应的多个输出控制逻辑模块，每个输出控制逻辑模块包括输入单元、脉冲产生单元和选择单元，脉冲产生单元在输入控制信号翻转时产生并输出短时脉冲信号，选择单元的输出端连接至对应输出驱动模块的输出驱动开关的控制端，脉冲产生单元产生的短时脉冲信号经过选择单元驱动对应的输出驱动开关短时导通。这样，利用输出电路中的冗余电路来形成预加重电路，提高波形上升下降沿速度。

【技术实现步骤摘要】
【专利说明】
本技术涉及接口设计
，特别涉及一种接口电路中的输出电路。【
技术介绍
】DDR(DoubIe Data Rate，双倍数据速率)技术，即在时钟的上升沿和下降沿都传送数据，能在保持时钟速率不变的情况下将数据传送速率提高一倍，因此，DDR接口广泛用于芯片之间的互连，如ASIC(Applicat1n Specific Integrated Circuit，专用集成电路)和SDRAM (Synchronous Dynamic Random Access Memory，同步动态随机存储器)之间的接口。随着工作速度的提高，现有的很多DDR接口(例如，DDR2/DDR3/LPDDR2/LPDDR3接口等)不但对输出驱动电阻的大小有要求，而且对输出驱动电阻的线性度也有比较严格的要求，其要求输出电压在从O至电源电压的变化过程始终保持在一定范围内(比如，+/_10% ) ο但由于CMOS (Complementary Metal Oxide Semiconductor)管本身的局限，通常需要CMOS管串联电阻做成小单元来改善电阻的线性度，然后通过进一步调整小单元的数量来达到所要求的电阻的大小，例如，由CMOS管串联电阻作成小电阻单元，小单元根据工艺、温度及电压的变化调整出一个240欧姆的大电阻单元，大电阻单元根据实际工作需要配置成34.4，40，48欧姆等不同的输出驱动电阻。如此设置将导致小单元数量众多，从而造成CMOS管及电阻所占芯片面积过大，不利于芯片小型化。此外，根据设计要求，接口电路的输出电路的输出信号的上升沿和下降沿的速度越快，越有利于减小码间干扰，提高工作速度。因此，有必要在不付出特别多代价的情况下，提高输出信号的上升沿和下降沿的速度。因此，有必要提供一种改进的技术方案来解决上述问题。【
技术实现思路
】本技术的目的在于提供一种接口电路中的输出电路，利用输出电路中的冗余电路来形成预加重电路，提高波形上升下降沿速度。为了解决上述问题，本技术提供一种接口电路中的输出电路，其包括:一个或多个连接于电源端和驱动输出端之间的输出驱动电路，每个输出驱动电路包括连接于电源端和驱动输出端之间的多个输出驱动模块，每个输出驱动模块包括一个输出驱动开关，每个输出驱动开关具有连接至所述电源端的第一连接端，连接至所述驱动输出端的第二连接端和控制端；与所述输出驱动电路对应的一个或多个输出控制逻辑电路，每个输出控制逻辑电路包括与各个输出驱动模块对应的多个输出控制逻辑模块，每个输出控制逻辑模块包括输入单元、脉冲产生单元和选择单元，外部输入的输入控制信号经过输入单元被连接至所述选择单元的第一输入端，外部输入的输入控制信号经过脉冲产生单元被连接至所述选择单元的第二输入端，所述脉冲产生单元在所述输入控制信号翻转时产生并输出短时脉冲信号，所述选择单元的输出端连接至对应输出驱动模块的输出驱动开关的控制端，多个外部输入的使能控制信号中的对应一个被连接至所述选择单元的控制端，在对应的外部输入的使能控制信号为有效时，所述选择单元选择其第一输入端的信号输出，此时所述选择单元对应的输出驱动模块的输出驱动开关能够由外部输入的输入控制信号所控制，在对应的输入的使能控制信号为无效时，所述选择单元选择其第二输入端的信号输出，此时所述脉冲产生单元产生的短时脉冲信号经过所述选择单元驱动对应的输出驱动开关短时导通。进一步的，每个输出驱动模块还包括一个电阻，该输出驱动模块的输出驱动开关与该电阻串联在电源端和驱动输出端之间；或者，每个输出驱动电路包括一个电阻，各个输出驱动模块的输出驱动开关并联在一起，所述电阻和各个并联的输出驱动开关串联在电源端和驱动输出端之间。进一步的，所述输出驱动开关为PMOS晶体管，PMOS晶体管的源极为所述输出驱动开关的第一连接端，PMOS晶体管的漏极为所述输出驱动开关的第二连接端，PMOS晶体管的栅极为所述输出驱动开关的控制端，所述电源端为输入电源端；或者所述输出驱动开关为NMOS晶体管，NMOS晶体管的源极为所述输出驱动开关的第一连接端，NMOS晶体管的漏极为所述输出驱动开关的第二连接端，?OS晶体管的栅极为所述输出驱动开关的控制端，所述电源?而为接地立而。与现有技术相比，本技术利用输出驱动电路中不使用的输出驱动开关的路径来形成预加重电路，提高波形上升下降沿速度，利于减小码间干扰，提高工作速度。【【附图说明】】为了更清楚地说明本技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中:图1为本技术在一个实施例中的输出电路的模块示意图；图2为图1中的输出驱动电路在第一实施例中的电路示意图；图3为图1中的输出驱动电路在第二实施例中的电路示意图；图4为图1中的输出驱动电路在第二实施例中的电路示意图；图5为图1中的输出控制逻辑电路在一个实施例中的电路示意图。【【具体实施方式】】为使本技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和【具体实施方式】对本技术作进一步详细的说明。此处所称的“一个实施例”或“实施例”是指可包含于本技术至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。请参考图1所示，其为本技术在一个实施例中的输出电路的模块示意图，所述输出电路包括输出驱动电路110和输出控制逻辑电路120。所述输出驱动电路110连接于电源端VIN和驱动输出端VO之间。所述输出逻辑电路120接收外部输入的输入控制信号DIN和外部输入的使能控制信号OE。基于外部输入的使能控制信号OE可以调整整个输出驱动电路110的整体电阻值，比如可以将整个输出驱动电路110的整体电阻值校准调整为240欧姆。这样，通过将两个或多个输出驱动电路110并联可以得到34.4,40,48欧姆等不同的电阻值的输出驱动。比如将5个电阻值为240欧姆的输出驱动电路110并联可以得到电阻值为48欧姆的输出驱动。图1中只是示出了一个所述输出驱动电路110和对应的一个输出控制逻辑电路120，在其他实施例中，还可以包括有多个输出驱动电路110和多个对应的输出控制逻辑电路 120。图2为图1中的一个输出驱动电路在第一实施例中的电路示意图。如图2所示的，所述输出驱动电路包括连接于输入电源端VIN和驱动输出端VO之间的多个输出驱动模块。每个输出驱动模块包括一个PMOS晶体管MPl至MPn和一个电阻Rl_Rn，其中PMOS晶体管MPl和电阻Rl串联在输入电源端VIN和驱动输出端VO之间，PMOS晶体管MP2和电阻R2串联在输入电源端VIN和驱动输出端VO之间，……，PM0S晶体管MPn和电阻Rn串联在输入电源端VIN和驱动输出端VO之间。对于每个PMOS晶体管，其源极接输入电源端VIN，其漏极接对应的电阻的一端，对应的电阻的另一端接驱动输出端W。通过控制其栅极的输入信本文档来自技高网...

【技术保护点】
一种接口电路中的输出电路，其特征在于，其包括：一个或多个连接于电源端和驱动输出端之间的输出驱动电路，每个输出驱动电路包括连接于电源端和驱动输出端之间的多个输出驱动模块，每个输出驱动模块包括一个输出驱动开关，每个输出驱动开关具有连接至所述电源端的第一连接端，连接至所述驱动输出端的第二连接端和控制端；与所述输出驱动电路对应的一个或多个输出控制逻辑电路，每个输出控制逻辑电路包括与各个输出驱动模块对应的多个输出控制逻辑模块，每个输出控制逻辑模块包括输入单元、脉冲产生单元和选择单元，外部输入的输入控制信号经过输入单元被连接至所述选择单元的第一输入端，外部输入的输入控制信号经过脉冲产生单元被连接至所述选择单元的第二输入端，所述脉冲产生单元在所述输入控制信号翻转时产生并输出短时脉冲信号，所述选择单元的输出端连接至对应输出驱动模块的输出驱动开关的控制端，多个外部输入的使能控制信号中的对应一个被连接至所述选择单元的控制端，在对应的外部输入的使能控制信号为有效时，所述选择单元选择其第一输入端的信号输出，此时所述选择单元对应的输出驱动模块的输出驱动开关能够由外部输入的输入控制信号所控制，在对应的输入的使能控制信号为无效时，所述选择单元选择其第二输入端的信号输出，此时所述脉冲产生单元产生的短时脉冲信号经过所述选择单元驱动对应的输出驱动开关短时导通。...

【技术特征摘要】

【专利技术属性】
技术研发人员：孔亮，王强，戴颉，李耿民，职春星，
申请(专利权)人：灿芯半导体上海有限公司，
类型：新型
国别省市：上海;31