一种基于异构多核系统的雷达信号并行处理方法及系统技术方案

本发明专利技术公开了一种基于异构多核系统的雷达信号并行处理方法和系统，方法包括步骤：S1、初始化设备端参数，开辟任务执行线程，划分数据处理的线程网格和线程块的维度；S2、开辟信号处理所需的显存和内存空间；S3、采集单次信号处理所需的数据传输和计算时间，调用遗传任务调度算法获得任务调度方式；S4、采集雷达采样数据并按时序分段存储在内存空间中，按任务调度方式发送至CPU和GPU，根据线程网格和线程块维度将采样点映射到各线程上并发执行，调用滤波器系数对采样数据进行正交相位解调、脉冲压缩、动目标显示、动目标检测、脉冲积累和恒虚警检测。实施本发明专利技术提高了通用处理器执行信号处理的速度，满足雷达信号处理的实时性要求。

【技术实现步骤摘要】
一种基于异构多核系统的雷达信号并行处理方法及系统
本专利技术属于雷达信号处理
，具体涉及到一种基于异构多核系统的雷达信号并行处理方法及系统。
技术介绍
雷达信号处理是雷达系统中的重要组成部分，很大程度上决定了上述各种体制雷达的性能，它是通过各种算法处理雷达接收的回波信号，在各种噪声、杂波和干扰环境下检测目标，提取目标的距离、方位、仰角、速度，乃至图像、类别等有用信息。目前，雷达系统或信号处理模块设计采用模拟电路和数字器件来实现系统的信号处理和其它功能，主流设计方案一般都采用数字信号处理芯片(DSP)或现场可编程门阵列(FPGA)芯片紧耦合的方式实现。数字化雷达由于采用软件和硬件耦合紧密的数字器件，当改变或增加雷达的功能、甚至是对某些雷达系统的参数进行调整，整个DSP或FPGA板需要重新进行软件和硬件的设计，在一定程度上影响到装备研制、升级的周期和装备的可靠性。同时，数字化雷达基于硬件的集中式设计方法，接口都是针对特定雷达的，导致其不可能在其它系统中复用，这给雷达装备的研制、生产、使用和维护带来了许多困难。随着软件无线电技术的设计思想逐渐应用于雷达领域，软件雷达采用开放式、标准化、通用化的通用硬件平台，模块化的软件来实现雷达功能。采用数字器件设计的雷达和软件雷达的主要区别在于，数字化雷达的主要功能由数字电路实现，而软件雷达的各种功能由软件定义，硬件采用通用计算机。雷达接收信号在变频组件内经下变频转换为中频信号，送到高速A/D采样器件，转换为数字信号送中心处理计算机进行信号处理。雷达的信号处理部分不同于后端的数据处理，信号处理的方法相对固定，但信号处理的实时性要求很高。雷达中频信号的采样频率高，实时信号处理设备的运算量几乎与信号带宽成正比，传统算法和计算资源均难以满足信号处理的实时性要求。
技术实现思路
针对现有技术的缺陷和技术需求，本专利技术提供了一种基于异构多核系统的雷达信号并行处理方法及系统，可提高通用处理器执行信号处理的计算速度，满足雷达信号处理的实时性要求，且降低了雷达系统开发和维护成本，缩短了研制周期，克服了传统硬件雷达设计技术中体制单一、功能固定以及雷达信号处理实时性不足的缺陷。为实现上述目的，按照本专利技术，提供了一种基于异构多核系统的雷达信号并行处理方法，所述方法包括步骤：S1、初始化计算平台上异构多核处理单元CPU和GPU设备端参数，包括设备端的数量、型号和ID号，并根据设备端参数开辟任务执行线程以调用所述设备端，根据GPU的初始化设备参数划分数据处理的线程网格和线程块的维度；S2、在所述异构多核处理单元主机端开辟雷达信号处理所需的显存空间和内存空间，所述内存空间用于存储低通滤波器系数和匹配滤波器系数，所述显存空间用于存放GPU计算时调用的所述低通滤波器系数和匹配滤波器系数；S3、采集异构多核处理单元完成单次信号处理的数据传输时间Ttran和数据计算时间Tproc，基于所述Ttran和Tproc调用遗传任务调度算法，获得任务调度方式，使得每个任务的最大计算时间最小；S4、采集雷达采样数据并按时序分段存储在所述内存空间中，以数据流的方式，将每段脉冲重复周期内的采样数据按照所述任务调度方式发送至CPU和GPU，根据所述线程网格和线程块的维度将采样点映射到各线程上并发执行，调用所述低通滤波器系数和匹配滤波器系数，对雷达采样数据进行正交相位解调、脉冲压缩、动目标显示、动目标检测、脉冲积累和恒虚警检测。作为进一步优选地，所述步骤S4中，雷达采样数据按照所述任务调度方式，按采样周期传输至配置的CPU、GPU上计算，利用多核CPU和GPU对雷达采样数据进行正交相位解调、脉冲压缩、动目标显示、动目标检测、脉冲积累和恒虚警检测，具体包括以下子步骤：S41、对雷达采样信号进行正交相位解调，将中频雷达采样信号转换成零中频的I、Q两路正交信号：每个线程按合并访问条件并发执行，完成雷达采样信号与正交混频信号、低通滤波器系数的复数点乘、内插的循环，得到零中频的I、Q两路正交信号，所述低通滤波器的系数以权库的形式保存在纹理存储器的高速片上缓存，以供计算时读取；S42、进行脉冲压缩以提高雷达检测目标的距离分辨力：先利用针对众核优化的FFT/IFFT并行库函数实现时域信号到频域信号的变换，再由并发线程执行采样点与匹配滤波器系数的复数点乘，得到经过匹配滤波器的窄脉冲信号，当雷达发射信号波形改变时，主机端重新计算匹配滤波器系数，并储存在内存和GPU的全局存储器中；S43、进行动目标显示和动目标检测以滤除慢速运动杂波：先将多个距离维上信号处理的结果在数据域上重组，然后划分至各并行处理单元上计算；动目标显示中，利用每个线程分别维护采样值经延迟线加权与相同距离分辨单元采样点隔周期相加；动目标检测中，将相邻重复周期的数据存储为数组，采用棋盘划分的方式实现矩阵转置，对相同距离单元数据进行FFT运算；S44、进行脉冲积累以提高采样数据中的信噪比：利用共享存储器做中间数据的访存和线程通信，将积累的数据矩阵中对应列数据从显存拷贝至线程块中的共享存储器，采用并行归约的方式求和；S45、进行恒虚警检测以进一步抑制雷达回波信号中的杂波：将每个距离单元两侧参考单元点的数据，从全局存储器分段拷贝至线程块内的共享存储器，每个线程块并行完成序列中一段连续区域的均值运算，其结果作为门限值与检测点作比较，得到抑制各类杂波的回波信号。作为进一步优选地，所述步骤S3中，基于所述Ttran和Tproc调用遗传任务调度算法，获得任务调度方式，具体实现方式为：S31、初始化种群大小popsize、终止进化代数gen、交叉概率Pc和变异概率Pm；S32、根据所述数据传输时间Ttran和数据计算时间Tproc计算第i个任务分配至第j个并行处理单元上的期望执行时间eij，其中i＝1,2,...,m，j＝1,2,...,n；m为计算任务的总数，n为设备端的总数；S33、根据Max-min算法和随机产生方式，生成popsize个解作为初始种群，每一个解对应一条染色体；S34、根据所述期望执行时间eij计算初始种群中第X条染色体的适应度函数值其中X＝1,2,...,popsize，为分配方案di,j的染色体编号；di,j为二进制变量，当第i个任务分配至第j个并行处理单元上时，di,j＝1；否则为di,j＝0；S35、计算初始种群中第X条染色体的选择概率S36、生成随机数与所述选择概率ps(X)作比较，保留适应度函数值高的染色体编码，剔除适应度函数值低的染色体编码，再根据交叉概率Pc和变异概率Pm完成交叉和变异操作以生成新种群；S37、若所述新种群的进化代数小于终止代数gen，则返回步骤S34，对所述新种群重新计算每条染色体对应的选择概率，继续执行选择、交叉和变异操作，直到新种群的进化代数大于等于终止代数gen；若所述进化代数大于等于终止代数gen时，则输出种群中最优适应度值对应的染色体，根据该染色体确定任务调度方式。相应地，本专利技术还提供一种基于异构多核系统的雷达信号并行处理系统，所述雷达信号并行处理系统包括：预处理模块，用于初始化计算平台上异构多核处理单元CPU和GPU设备端参数，包括设备端的数量、型号和ID号，并根据设备端参数开辟任务执行线程以调用所述设备端，根据GPU的本文档来自技高网...

【技术保护点】
一种基于异构多核系统的雷达信号并行处理方法，其特征在于，所述方法包括步骤：S1、初始化计算平台上异构多核处理单元CPU和GPU设备端参数，包括设备端的数量、型号和ID号，并根据设备端参数开辟任务执行线程以调用所述设备端，根据GPU的初始化设备参数划分数据处理的线程网格和线程块的维度；S2、在所述异构多核处理单元主机端开辟雷达信号处理所需的显存空间和内存空间，所述内存空间用于存储低通滤波器系数和匹配滤波器系数，所述显存空间用于存放GPU计算时调用的所述低通滤波器系数和匹配滤波器系数；S3、采集异构多核处理单元完成单次信号处理的数据传输时间Ttran和数据计算时间Tproc，基于所述Ttran和Tproc调用遗传任务调度算法，获得任务调度方式，使得每个任务的最大计算时间最小；S4、采集雷达采样数据并按时序分段存储在所述内存空间中，以数据流的方式，将每段脉冲重复周期内的采样数据按照所述任务调度方式发送至CPU和GPU，根据所述线程网格和线程块的维度将采样点映射到各线程上并发执行，调用所述低通滤波器系数和匹配滤波器系数，对雷达采样数据进行正交相位解调、脉冲压缩、动目标显示、动目标检测、脉冲积累和恒虚警检测。...

【技术特征摘要】
1.一种基于异构多核系统的雷达信号并行处理方法，其特征在于，所述方法包括步骤：S1、初始化计算平台上异构多核处理单元CPU和GPU设备端参数，包括CPU和GPU设备端的数量、型号和ID号，并根据CPU和GPU设备端参数开辟任务执行线程以调用所述设备端，根据GPU的初始化设备参数划分数据处理的线程网格和线程块的维度；S2、在所述异构多核处理单元主机端开辟雷达信号处理所需的显存空间和内存空间，所述内存空间用于存储低通滤波器系数和匹配滤波器系数，所述显存空间用于存放GPU计算时调用的所述低通滤波器系数和匹配滤波器系数；S3、采集异构多核处理单元完成单次信号处理的数据传输时间Ttran和数据计算时间Tproc，基于所述Ttran和Tproc调用遗传任务调度算法，获得任务调度方式，使得每个任务的最大计算时间最小；S4、采集雷达采样数据并按时序分段存储在所述内存空间中，以数据流的方式，将每段脉冲重复周期内的采样数据按照所述任务调度方式发送至CPU和GPU，根据所述线程网格和线程块的维度将采样点映射到各线程上并发执行，调用所述低通滤波器系数和匹配滤波器系数，对雷达采样数据进行正交相位解调、脉冲压缩、动目标显示、动目标检测、脉冲积累和恒虚警检测。2.如权利要求1所述的雷达信号并行处理方法，其特征在于，所述步骤S4中，雷达采样数据按照所述任务调度方式，按采样周期传输至配置的CPU、GPU上计算，利用多核CPU和GPU对雷达采样数据进行正交相位解调、脉冲压缩、动目标显示、动目标检测、脉冲积累和恒虚警检测，具体包括以下子步骤：S41、对雷达采样信号进行正交相位解调，将中频雷达采样信号转换成零中频的I、Q两路正交信号：每个线程按合并访问条件并发执行，完成雷达采样信号与正交混频信号、低通滤波器系数的复数点乘、内插的循环，得到零中频的I、Q两路正交信号，所述低通滤波器的系数以权库的形式保存在纹理存储器的高速片上缓存，以供计算时读取；S42、进行脉冲压缩以提高雷达检测目标的距离分辨力：先利用针对众核优化的FFT/IFFT并行库函数实现时域信号到频域信号的变换，再由并发线程执行采样点与匹配滤波器系数的复数点乘，得到经过匹配滤波器的窄脉冲信号，当雷达发射信号波形改变时，主机端重新计算匹配滤波器系数，并储存在内存和GPU的全局存储器中；S43、进行动目标显示和动目标检测以滤除慢速运动杂波：先将多个距离维上信号处理的结果在数据域上重组，然后划分至各并行处理单元上计算；动目标显示中，利用每个线程分别维护采样值经延迟线加权与相同距离分辨单元采样点隔周期相加；动目标检测中，将相邻重复周期的数据存储为数组，采用棋盘划分的方式实现矩阵转置，对相同距离单元数据进行FFT运算；S44、进行脉冲积累以提高采样数据中的信噪比：利用共享存储器做中间数据的访存和线程通信，将积累的数据矩阵中对应列数据从显存拷贝至线程块中的共享存储器，采用并行归约的方式求和；S45、进行恒虚警检测以进一步抑制雷达回波信号中的杂波：将每个距离单元两侧参考单元点的数据，从全局存储器分段拷贝至线程块内的共享存储器，每个线程块并行完成序列中一段连续区域的均值运算，其结果作为门限值与检测点作比较，得到抑制各类杂波的回波信号。3.如权利要求1所述的雷达信号并行处理方法，其特征在于，所述步骤S3中，基于所述Ttran和Tproc调用遗传任务调度算法，获得任务调度方式，具体实现方式为：S31、初始化种群大小popsize、终止进化代数gen、交叉概率Pc和变异概率Pm；S32、根据所述数据传输时间Ttran和数据计算时间Tproc计算第i个任务分配至第j个并行处理单元上的期望执行时间eij，其中i＝1,2,...,m，j＝1,2,...,n；m为计算任务的总数，n为设备端的总数；S33、根据Max-min算法和随机产生方式，生成popsize个解作为初始种群，每一个解对应一条染色体；S34、根据所述期望执行时间eij计算初始种群中第X条染色体的适应度函数值其中X＝1,2,...,popsize，为分配方案di,j的染色体编号；di,j为二进制变量，当第i个任务分配至第j个并行处理单元上时，di,j＝1；否则为di,j＝0；S35、计算初始种群中第X条染色体的选择概率S36、生成随机数与所述选择概率ps(X)作比较，保留适应度函数值高的染色体编码，剔除适应度函数值低的染色体编码，再根据交叉概率Pc和变异概率Pm完成交叉和变异操作以生成新种群；S37、若所述新种群的进化代数小于终止代数gen，则返回步骤S34，对所述新种群重新计算每条染色体对应的选择概率，继续执行选择、交叉和变异操作，直到新种群的进化代数大于等于终止代数gen；若所述进化代数大于等于终止代数gen时，则输出种群中最优适应度值对应的染色...

【专利技术属性】
技术研发人员：察豪，周沫，秦华，宋伟，刘爱国，崔玉娟，
申请(专利权)人：中国人民解放军海军工程大学，
类型：发明
国别省市：湖北;42