一种时延对齐方法及设备技术

本发明专利技术实施例公开了一种时延对齐方法及设备，用于解决芯片间数据的时延对齐问题。本发明专利技术实施例方法包括：分别配置主芯片和从芯片的第一级环路的随路定时，其中，第一级环路的随路定时时延补偿量与数据通路时延量一致；分别配置主芯片和从芯片的第一级环路的基准定时；分别获取主芯片的第一级环路的基准定时到随路定时的距离以及从芯片的第一级环路的基准定时到随路定时的距离，得到第一定时距离和第二定时距离；根据所述第一定时距离和所述第二定时距离计算得到第一数据时延差；根据所述第一数据时延差配置主芯片的第一数据时延补偿量，以完成主芯片和从芯片间第一级环路的数据时延对齐。

【技术实现步骤摘要】

本专利技术涉及通信领域，特别涉及一种时延对齐方法及设备。
技术介绍
在 3G (The 3rd Generation Telecommunication，第三代移动通信技术）或 4G (the 4Generation Telecommunication，第四代移动通信技术）移动通信领域， MIMO (Multiple-Input Multiple-〇ut-put，多入多出技术）的商业化步伐越来越快。MIMO 是指利用多发射和多接收天线进行空间分集的技术，它采用的是分立式多天线，能够有效 地将通信链路分解成为许多并行的子信道，从而大大提高系统容量。 在RRU(Remote Radio Unit，射频拉远单元）侧，MIMO对多天线的发射同步提出了 很高的要求，MMO技术的应用同时提高了系统对载波数量的处理要求，而多芯片拼接是提 高系统载波规格的有效解决方案。 但是，这种多芯片、多天线的应用方案，带来了芯片间数据的时延对齐问题。
技术实现思路
本专利技术提供了一种时延对齐方法及设备，用于解决芯片间数据的时延对齐问题。 本专利技术第一方面提供了一种时延对齐方法，包括： 分别配置主芯片和从芯片的第一级环路的随路定时，其中，第一级环路的随路定 时时延补偿量与数据通路时延量一致； 分别配置主芯片和从芯片的第一级环路的基准定时； 分别获取主芯片的第一级环路的基准定时到随路定时的距离以及从芯片的第一 级环路的基准定时到随路定时的距离，得到第一定时距离和第二定时距离； 根据所述第一定时距离和所述第二定时距离计算得到第一数据时延差； 根据所述第一数据时延差配置主芯片的第一数据时延补偿量，以完成主芯片和从 芯片间第一级环路的数据时延对齐。 结合本专利技术的第一方面，在本专利技术第一方面的第一种实现方式中，所述方法还包 括： 分别配置主芯片和从芯片的第二级环路的基准定时； 分别获取主芯片和从芯片的第二级环路的随路定时；其中，所述主芯片的第二级 环路的随路定时为所述主芯片的第一级环路的基准定时过异步后的定时，所述从芯片的第 二级环路的随路定时为所述从芯片的第一级环路的基准定时过异步后的定时； 分别获取主芯片的第二级环路的基准定时到随路定时的距离以及从芯片的第二 级环路的基准定时到随路定时的距离，得到第三定时距离和第四定时距离； 根据所述第三定时距离和所述第四定时距离计算得到第二数据时延差； 根据所述第二数据时延差配置主芯片的第二数据时延补偿量，以完成主芯片和从 芯片间第二级环路的数据时延对齐。 结合本专利技术第一方面的第一种实现方式，在本专利技术第一方面的第二种实现方式 中，所述第二级环路的基准定时与所述第一级环路的基准定时共用一个基准定时。 结合本专利技术的第一方面、或第一方面的第一种实现方式、或第一方面的第二种实 现方式，在本专利技术第一方面的第三种实现方式中，所述分别配置主芯片和从芯片的第一级 环路的基准定时具体包括： 将本地定时模块输出的定时配置为主芯片的第一级环路的基准定时； 将所述主芯片的第一级环路的基准定时过异步后的定时配置为从芯片的第一级 环路的基准定时。 结合本专利技术第一方面的第三种实现方式，在本专利技术第一方面的第四种实现方式 中，所述将所述主芯片的第一级环路的基准定时过异步后的定时配置为从芯片的第一级环 路的基准定时之后还包括： 配置从芯片的第一级环路的基准定时时延补偿量，以使主芯片的第一级环路和从 芯片的第一级环路间的基准定时对齐。 结合本专利技术的第一方面、或第一方面的第一种实现方式、或第一方面的第二种实 现方式，在本专利技术第一方面的第五种实现方式中，所述分别配置主芯片和从芯片的第二级 环路的基准定时具体包括： 将所述主芯片的第一级环路的基准定时配置为主芯片的第二级环路的基准定 时； 将所述主芯片的第一级环路的基准定时通过印制电路板PCB输入到从芯片过异 步后的定时配置为从芯片的第二级环路的基准定时。 结合本专利技术第一方面的第五种实现方式，在本专利技术第一方面的第六种实现方式 中，所述将所述主芯片的第一级环路的基准定时通过印制电路板PCB输入到从芯片过异步 后的定时配置为从芯片的第二级环路的基准定时之后还包括： 配置从芯片的第二级环路的基准定时时延补偿量，以使主芯片的第二级环路和从 芯片的第二级环路间的基准定时对齐。 本专利技术第二方面提供了一种时延对齐设备，包括： 第一配置单元，用于分别配置主芯片和从芯片的第一级环路的随路定时，其中，第 一级环路的随路定时时延补偿量与数据通路时延量一致； 第二配置单元，用于分别配置主芯片和从芯片的第一级环路的基准定时； 第一获取单元，用于分别获取主芯片的第一级环路的基准定时到随路定时的距离 以及从芯片的第一级环路的基准定时到随路定时的距离，得到第一定时距离和第二定时距 离； 第一计算单元，用于根据所述第一定时距离和所述第二定时距离计算得到第一数 据时延差； 第三配置单元，用于根据所述第一数据时延差配置主芯片的第一数据时延补偿 量，以完成主芯片和从芯片间第一级环路的数据时延对齐。 结合本专利技术的第二方面，在本专利技术第二方面的第一种实现方式中，所述设备还包 括： 第四配置单元，用于分别配置主芯片和从芯片的第二级环路的基准定时； 第二获取单元，用于分别获取主芯片和从芯片的第二级环路的随路定时；其中，所 述主芯片的第二级环路的随路定时为所述主芯片的第一级环路的基准定时过异步后的定 时，所述从芯片的第二级环路的随路定时为所述从芯片的第一级环路的基准定时过异步后 的定时； 第三获取单元，用于分别获取主芯片的第二级环路的基准定时到随路定时的距离 以及从芯片的第二级环路的基准定时到随路定时的距离，得到第三定时距离和第四定时距 离； 第二计算单元，用于根据所述第三定时距离和所述第四定时距离计算得到第二数 据时延差； 第五配置单元，用于根据所述第二数据时延差配置主芯片的第二数据时延补偿 量，以完成主芯片和从芯片间第二级环路的数据时延对齐。 结合本专利技术第二方面的第一种实现方式，在本专利技术第二方面的第二种实现方式 中，所述第二级环路的基准定时与所述第一级环路的基准定时共用一个基准定时。 结合本专利技术的第二方面、或第二方面的第一种实现方式、或第二方面的第二种实 现方式，在本专利技术第二方面的第三种实现方式中，所述第二配置单元具体包括： 第一配置模块，用于将本地定时模块输出的定时配置为主芯片的第一级环路的基 准定时； 第二配置模块，用于将所述主芯片的第一级环路的基准定时过异步后的定时配置 为从芯片的第一级环路的基准定时。 结合本专利技术第二方面的第三种实现方式，在本专利技术第二方面的第四种实现方式 中，所述设备还包括： 第六配置单元，用于配置从芯片的第一级环路的基准定时时延补偿量，以使主芯 片的第一级环路和从芯片的第一级环路间的基准定时对齐。 结合本专利技术的第二方面、或第二方面的第一种实现方式、或第二方面的第二种实 现方式，在本专利技术第二方面的第五种实现方式中，所述第四配置单元具体包括： 第三配置模块，用于将所述主芯片的第一级环路的基准定时配置为主芯片的第二 级环路的基准定时； 第四配置模块，用于将所述主芯片的第一级环路的基准定时通过印制电路板PCB 输入到从芯片过异步后的定时配置为从芯片的第二级环路的基准定时。 结合本专利技术第二方面的第五种实现方本文档来自技高网...

【技术保护点】
一种时延对齐方法，其特征在于，包括：分别配置主芯片和从芯片的第一级环路的随路定时，其中，第一级环路的随路定时时延补偿量与数据通路时延量一致；分别配置主芯片和从芯片的第一级环路的基准定时；分别获取主芯片的第一级环路的基准定时到随路定时的距离以及从芯片的第一级环路的基准定时到随路定时的距离，得到第一定时距离和第二定时距离；根据所述第一定时距离和所述第二定时距离计算得到第一数据时延差；根据所述第一数据时延差配置主芯片的第一数据时延补偿量，以完成主芯片和从芯片间第一级环路的数据时延对齐。

【技术特征摘要】

【专利技术属性】
技术研发人员：蔡志龙，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东;44