一种用于减少时钟分配系统的杂散的方法技术方案

一种用于减少时钟分配系统的杂散的方法，该方法包括a)提供系统控制器，b)提供时钟分配系统，c)在工作前输入时钟分配系统的特征，d)计算预期水平整数边界杂散作为小数偏移值的函数，e)选择整数边界方案基于小数偏移值作为优选的预定区域，和f)编程主时钟子系统和一个或以上的小数合成器与整数边界方案，以及g)根据需要重复步骤d)到f)。

【技术实现步骤摘要】
【国外来华专利技术】【专利说明】-种用于减少时钟分配系统的寄生的方法 相关申请 本申请根据 35U.S.C§ § 119,120, 363, 365,和 37C.F.R. § 1.55和 § 1.78特此要 求提交于2012年10月30日、美国专利申请序列号13/663, 926的优先权和利益，其通过引 用的方式并入本文中。
本专利技术设及。
技术介绍
已经进行了许多尝试W减少时钟分配系统的合成器寄生发射。对于工作在多个八 度的时钟分配系统的宽带合成器，该问题尤其困难。当使用具有基于集成电路的合成器的 时钟分配系统，减少寄生也比较困难，因为在合成器屏蔽不同元件可能很难或根本不可能。 美国专利号5, 847, 611企图通过修改小数合成器本身W减少寄生。美国专利号6, 081，022 试图通过改善屏蔽W改善时钟分配，W减少寄生。该样的设计可W提供小的改进。美国专 利公开号US2011/0200076试图用毛刺消除方法减少寄生。该种方法是复杂的并在创建后 删除寄生。美国专利号5, 521，533依赖于复杂的方法W减少有两个直接数字频率合成器 值D巧寄生。美国专利号8, 122, 277尝试W与许多市售时钟分配巧片类似的时钟分配巧片 减少寄生。然而，该样的市售的时钟分配巧片无法提供关于如何配置巧片或如何预测分数 寄生输出位置的任何指导。此外，输出小数合成器不是方案的一部分。
技术实现思路
一方面提出了用于减少时钟分配系统的寄生的方法。该方法包括；a)提供系统控 制器，b)提供时钟分配系统，包括；主时钟子系统响应于外部参考信号经配置W产生主时 钟信号和一个或多个中间时钟信号、每个是主时钟信号的分数，W及一个或多个小数合成 器、每个响应于所述一个或多个中间时钟信号的一个，每个被配置为基于来自所述系统控 制器的指令生成在从宽范围的可能的输出频率的期望频率的输出信号；C)在其工作前输 入时钟分配系统的特征；d)计算作为小数偏移值函数的整数边界寄生的预期水平来选择 工作的优选区域；e)提供工作的输出信号的所需频率；f)基于在优选的预定区域内的所述 小数偏移值选择整数边界方案；和g)编程所述主时钟子系统和所述一个或多个小数合成 器与所述整数边界方案；和h)根据需要重复步骤e)到g)。 在一个实施例中，外部基准信号可具有固定的频率。所述时钟分配子系统的特征 包括整数边界（IB)寄生电平和更高阶的IB寄生电平在一个或W上的小数合成器的典型寄 生电平的工作范围。所述时钟分配子系统的特征包括IB寄生的典型寄生滚降率或更高阶 的IB寄生当所述一个或多个小数合成器被调谐远离IB或更高阶的IB。所述时钟分配子 系统的输入特征包括所述一个或多个小数合成器的典型的环路带宽。所述时钟分配子系统 的输入特征包括由所述主时钟子系统合成的参考时钟信号。所述参考时钟信号具有固定频 率。所述时钟分配子系统的输入特征包括主时钟子系统的M-除法器设置的可实现范围。 所述时钟分配子系统的输入特征包括所述主时钟子系统和所述一个或多个频率合成器的 R-除法器设置的可实现范围。所述时钟分配子系统的输入特征包括所述一个或多个小数合 成器的每个小数除法器的最小限制和最大限制。所述时钟分配系统的输入特征包括所述输 出信号的频率和相位检测器频率的最大公约除法器值的最大限制和最小限制。所述时钟分 配系统的输入特征包括被排除在外的小数除法器的特定整数部分值。所述时钟分配系统的 输入特征包括在所述一个或多个小数合成器的输入的中间时钟频率的最小限制或最大限 审IJ。所述时钟分配系统的输入特征包括在所述一个或多个小数合成器输入的相位检测器时 钟频率的最小限制或最大限制。所述时钟分配系统的输入特征包括具有固定模数的所述一 个或多个小数合成器。所述时钟分配系统的输入特征包括IB寄生或更高阶的IB寄生的最 小寄生电平对于一个或多个小数合成器当其被调谐远离IB或更高阶的IB。所述时钟分配 系统的输入特征包括所述一个或多个小数合成器的小数除法器的允许值。所述时钟分配系 统的输入特征包括一个或多个小数合成器的压控振荡器的频率的最小限制或最大限制。所 述时钟分配系统的输入特征包括在所述一个或多个小数合成器输出的除法器的可用值。 另一方面提出了用于减少时钟分配系统的寄生的方法。该方法包括a)提供系统 控制器；b)提供时钟分配系统，包括；主时钟子系统响应于外部参考信号经配置W产生主 时钟信号和一个或多个中间时钟信号、每个是主时钟信号的分数，W及一个或多个小数合 成器、每个响应于所述一个或多个中间时钟信号的一个，每个被配置为基于来自所述系统 控制器的指令生成在从宽范围的可能的输出频率的期望频率的输出信号；C)在其工作前 输入时钟分配系统的特征；d)提供输出信号所希望的工作频率；e)计算所述一个或多个中 间时钟信号的可能候选频率；f)计算所述一个或多个小数合成器的每个的相位检测器的 可能候选频率；g)计算每个候选频率的从最接近的整数边界（IB)的频率偏移；h)计算所 述每个候选频率的输出信号的整数部分和小数部分；i)拒绝所述时钟分配系统的特征的 可接受的范围外的任何候选频率；j)计算每个剩余候选频率所述整数边界寄生的预期水 平；k)如果任何候选频率为整数边界方案，选择该候选频率方案，否则，选择产生整数边界 寄生的最低预期水平的候选频率方案；1)编程主时钟子系统和所述一个或多个小数合成 器与候选频率方案；和m)按需要重复步骤d)到1)。【附图说明】[000引从下面的描述的优选实施例和所附的附图，本领域技术人员将了解其它的目的、 特征和优点。 图1是示出了典型的时钟分配系统的主要组件的系统框图； 图2是示出了本专利技术的一种用于减少时钟分配系统的寄生的主要步骤的流程图； 图3描绘了使用本专利技术的用于减少时钟分配系统的寄生的一个实施例的减少寄 生示例的图； 图4是本专利技术的用于减少时钟分配系统的寄生的方法的另一个实施例的主要步 骤的流程图；和 图5示出在图1中所示的时钟分配系统的预期的寄生电平的输出作为输出频率归 一化到整数边界区间的函数。【具体实施方式】 除了下面公开的优选实施例或实施方案，本专利技术能够有各种实施例并W各种方式 被实践或被实施。因此，应当理解，本专利技术并不限于下面描述的或附图中所示的构造和部件 的布置的细节。如果只介绍一个实施例，本文中所描述的权利要求不应限于该实施例。此 夕F，权利要求书中没有被严格限定，除非有明确和令人信服的证据体现一定的排斥、限制或 不要求。 常见的，在蜂窝基站的时钟分配系统有单一固定的参考时钟信号fdk，用于不同类 型的多个电路的时钟。图1显示了典型的示例性时钟分配系统14,其包括主时钟子系统16 响应线17的外部参考信号，例如，从外部参考时钟20或类似类型的设备。主时钟子系统 16产生主时钟信号fak_22和一个或多个中间时钟信号、每个为主时钟信号fdk_22的分数，例 女日，打efi-24,打ef2-26,fref广28……frefk-3〇。主时钟子系统16通常包括VCO或时钟信 号发生器18、R除法器32、相位检测器34、整数除法器36和多个M-除法器，例如，M-除法 器ml-37、m2-39、m3-41……址-43,W产生主时钟信号枯广22典型地在固定的频率和中间 时本文档来自技高网...

【技术保护点】
一种用于减少时钟分配系统的寄生的方法，所述方法包括：a)提供系统控制器；b)提供时钟分配系统，包括：主时钟子系统响应于外部参考信号经配置以产生主时钟信号和一个或多个中间时钟信号、每个是主时钟信号的分数，以及一个或多个小数合成器、每个响应于所述一个或多个中间时钟信号的一个，每个被配置为基于来自所述系统控制器的指令生成在从宽范围的可能的输出频率的期望频率的输出信号；c)在其工作前输入时钟分配系统的特征；d)计算作为小数偏移值函数的整数边界寄生的预期水平来选择工作的优选区域；e)提供工作的输出信号的所需频率；f)基于在优选的预定区域内的所述小数偏移值选择整数边界方案；和g)编程所述主时钟子系统和所述一个或多个小数合成器与所述整数边界方案；和h)根据需要重复步骤e)到g)。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：M·克劳蒂尔，
申请(专利权)人：赫梯特微波公司，
类型：发明
国别省市：美国;US