一种高信噪失真比的数字模拟转换器制造技术

本发明专利技术涉及一种高信噪失真比的数字模拟转换器，包括将数字信号匹配调制为128位的数字信号的二阶动态元件匹配调制模块，将二阶动态元件匹配调制模块输入的数字信号转化为电压信号的开关电容阵列，对开关电容阵列输入的电压信号进行相加运算的加法器，以及将加法器输入的总电压信号进行滤波处理的低通滤波器，所述的开关电容阵列为64个开关电容单元组成。上述技术方案中，通过采用高阶调制后的数字信号对器件阵列单元进行选择的方式，利用指针信号进行器件选取定位，实现失配噪声的整形和抑制，再通过模拟低通滤波器，将数模转换器模拟输出信号中的失配噪声滤除，从本质上将噪声从信号基带内消除，提高数模转换器的关键动态性能参数。

【技术实现步骤摘要】

本专利技术设及一种高信噪失真比的数字模拟转换器。
技术介绍
传统电容型数字模拟转换器中，其单元阵列由大量的开关、电容单元器件组成，由 于制造工艺的偏差，该些电容单元之间存在高达20%的失配误差，严重影响数模转换器的 线性度和无杂散动态范围性能；常用的传统失配噪声数字校正方法包括单级平均技术，随 机化技术等。单级平均技术通过保证每一个单元被利用的概率相同对多位数模转换器进行 校准，具体过程为对于每一个输入数码值，使用一个寄存器来存储被利用的电容单元，并由 一个桶型移位器来完成指针的移动，其中，翻转移位由寄存器当前的数码输入决定。该种技 术虽然提高了调制器的无杂波动态范围，却降低了系统的信噪失真比。随机化校准是在每 一个时钟周期，选择逻辑电路都随机地选择一组电容单元来表示输出。采用随机化技术后， 电容阵列引入的失配误差与信号的相关程度就会降低，也就是说失配误差将被转化为白噪 声，该种方法虽然使得具有白噪声频谱的失配误差在整个调制器的输出频谱中不出现谐波 尖峰，提高了系统的无杂波动态范围，但由于噪底上浮，调制器的信噪失真比并不会降低。 可见，传统失配噪声数字校正方法在某种程度上抑制了失配噪声，提高了输出信号的无杂 散动态范围和电路的线性度性能，但在根本上并未将失配噪声消除，因此总体信噪失真比 并未下降，失配噪声依然存留在信号带内。对整体系统而言，信号质量并未得到根本改善。
技术实现思路
本专利技术的目的就是提供一种高信噪失真比的数字模拟转换器，其可有效解决上述 问题，从本质上将噪声从信号基带内消除，提高数模转换器的关键动态性能参数。 为实现上述目的，本专利技术采用了W下技术方案进行实施： 一种高信噪失真比的数字模拟转换器，其特征在于；包括依次设置、前后相互连接 的将数字信号匹配调制为128位的数字信号的二阶动态元件匹配调制模块，将二阶动态元 件匹配调制模块输入的数字信号转化为电压信号的开关电容阵列，对开关电容阵列输入的 电压信号进行相加运算的加法器，W及将加法器输入的总电压信号进行滤波处理的低通滤 波器，所述的开关电容阵列为64个开关电容单元组成。 上述技术方案中，通过采用高阶调制后的数字信号对器件阵列单元进行选择的方 式，利用指针信号进行器件选取定位，实现失配噪声的整形和抑制，再通过模拟低通滤波 器，将数模转换器模拟输出信号中的失配噪声滤除，从本质上将噪声从信号基带内消除，最 终提高数模转换器的关键动态性能参数；同时，该专利技术由于采用数字电路，具有超低功耗、 较小面积的优势，较之传统失配噪声抑制技术，不仅功耗没有增加，反而具有带内噪声更低 的特点。【附图说明】 图1为本专利技术的结构原理图；[000引图2为二阶动态元件匹配调制模块的电路结构原理图； 图3为开关电容阵列的电容选择示意图； 图4为开关电容阵列W及加法器的电路原理图； 图5为低通滤波器的电路原理图； 图6为运算放大器OPA1和OPA2电路结构原理图。【具体实施方式】 为了使本专利技术的目的及优点更加清楚明白，W下结合实施例对本专利技术进行具体说 明。应当理解，W下文字仅仅用W描述本专利技术的一种或几种具体的实施方式，并不对本专利技术 具体请求的保护范围进行严格限定。 本专利技术采取的技术方案如图1所示，一种高信噪失真比的数字模拟转换器，包括 依次设置、前后相互连接的将数字信号匹配调制为128位的数字信号的二阶动态元件匹配 调制模块11，将二阶动态元件匹配调制模块11输入的数字信号转化为电压信号的开关电 容阵列12,对开关电容阵列12输入的电压信号进行相加运算的加法器13,W及将加法器13 输入的总电压信号进行滤波处理的低通滤波器14,所述的开关电容阵列12为64个开关电 容单元并列组成。INPUT为数模转换器的输入信号端，OUTPUT为数模转换器的输出端；数字 输入信号首先由INPUT端口进入二阶动态元件匹配调制模块，经二阶动态元件匹配调制模 块处理后，产生128位的数字信号进入由64个开关电容单元组成的开关电容阵列中，开关 电容阵列将通过电容器件的储能与释放，将数字信号转换为电压信号进入加法器，加法器 将电压信号进行相加运算后，将总电压送入低通滤波器中，最终将滤波后的模拟信号送入 输出端口OUTPUT。 图2为二阶动态元件匹配调制模块的电路结构原理图，二阶动态元件匹配调制模 块由数字加/减法器，触发器DFF1，触发器DFF2,反相器INV1，数字比较器化omp，数字加法 器ADD2和多路选择器MUX1组成；INPUT为调制模块的输入端口，其信号数字值记作X化)， OUTPUT为调制模块的输出端口，其信号数字值记作P化）；DC0NT为外部电路提供的固定数 字输入信号，本专利技术中，其值为0111111，CLK为外部电路提供的16MHz时钟信号；输入信号 X化）从输入端口INPUT进入数字加/减法器，与加法器ADD1所产生的信号进行求和运算， 与触发器DF巧所产生的指针信号p(k-2)进行减法运算，所得运算结果R(k)分S路分别进 入数字比较器化omp，数字加法器ADD2和多路选择器MUX1 ;外部电路产生的固定数字信号 DC0NT与R化）同时进入数字比较器化omp中，进行比较运算，所得结果作为多位数字选择器 12的选择控制端，固定数字信号DC0NT进入反相器INV1进行反相运算，运算结果与R似同 时进入数字加法器ADD2中，所得运算结果进入多路选择器MUX1的一端；多路选择器MWQ 根据数字比较器化omp的输出结果，判断输出R(k)值还是数字加法器ADD2的输出值；当数 字比较器化omp的输出结果为0时，多路选择器MUX1输出R(k)值作为p(k)值，当数字比 较器化omp的输出结果为1时，多路选择器MUX1输出数字加法器ADD2的运算结果值作为 P(k)值；多路选择器MUX1的输出信号p(k)进入触发器DFF1，在时钟信号CLK的触发下延 时一个时钟信号，产生输出信号并记作P化-1);输出信号p(k-l)进入触发器DFF2,在时钟 信号CLK的触发下延时两个时钟周期，产生输出信号并记作P化-2);信号p(k-l)进入加法 器ADDl中进行自身求和运算，运算结果进入数字加/减法器中与输入信号x(k)进行求和 运算，输出信号P化-2)直接进入数字加/减法器中进行求差运算； 图3为开关电容阵列的电容选择示意图；横轴为电容阵列器件，从0至63,共64 个电容器件，纵轴为时间轴，第k时刻的数字输入信号记作X化)，图中P为指针信号，即图 2中所示的数字输出端口OUTPUT的输出信号，代表下一时钟周期计算选取电容初始位置的 中间变量；假设；第0时刻输入信号x(0)为5,则电容阵列的选取为第0至第4个电容器 件，指针P指向第5个电容的位置；第1时刻输入信号x(l)为12,则电容阵列的选取为第 10至第21个电容器件，指针P指向第22个电容的位置；第2时刻输入信号X(2)为18,贝。 电容阵列的选取为第39至第56个电容器件，指针P指向第57个电容的位置；第3时刻输 入信号X(3)为24,则电容阵列的选取为第27至第50个电容器件，指针P指向第51个电容 的位置；第4时刻输入信号X(4)为19,则电容阵列的选取为第45至第63个电容器件，指 针P指向第0个电容的位置；第5本文档来自技高网...

【技术保护点】
一种高信噪失真比的数字模拟转换器，其特征在于：包括依次设置、前后相互连接的将数字信号匹配调制为128位的数字信号的二阶动态元件匹配调制模块，将二阶动态元件匹配调制模块输入的数字信号转化为电压信号的开关电容阵列，对开关电容阵列输入的电压信号进行相加运算的加法器，以及将加法器输入的总电压信号进行滤波处理的低通滤波器，所述的开关电容阵列为64个开关电容单元组成。

【技术特征摘要】

【专利技术属性】
技术研发人员：李迪，杨银堂，石佐辰，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61