用于HEVC的环路滤波方法及装置、编码器及解码器制造方法及图纸

一种用于HEVC的环路滤波方法及装置、编码器及解码器，所述装置包括：第一存储模块，适于存储当前CTU上方上一行已水平滤波的数据；第二存储模块，适于存储当前CTU左方最右边4列数据；第三存储模块，适于存储未经去块效应滤波的数据；读写模块，适于从所述第一、第二、第三存储模块读取数据形成去块效应基本单元并存储至第一寄存模块；将第一寄存模块中存储的已滤波后的去块效应基本单元的数据写入相应的存储模块；第一寄存模块，适于存储滤波前后的去块效应基本单元；第一滤波运算模块，适于对第一寄存模块中的去块效应基本单元进行滤波，并输出至第一寄存模块；第一控制模块，适于调度和控制读写模块以及第一滤波运算模块。所述方案可减少硬件开销。

【技术实现步骤摘要】
用于HEVC的环路滤波方法及装置、编码器及解码器
本专利技术涉及视频编码
，尤其涉及一种用于高效率视频编码（HighEfficiencyVideoCoding，HEVC）的环路滤波方法及装置、编码器及解码器。
技术介绍
HEVC是由国际电信组织（InternationalTelecommunicationUnion，ITU）和运动图像专家组（MovingPictureExpertsGroup，MPEG）联合制定的下一代国际视频编码标准。与现有的国际标准H.264/AVC相比，HEVC在保证图像质量的前提下，可以将视频的码率降低50%，也就是说，可以达到H.264两倍的编码效率。HEVC作为新一代的视频压缩标准，因为其优越的压缩性能，被广泛地用于超高清视频中。HEVC在提高压缩率的同时，其运算复杂度也相应增加。并且，因为超高清视频图像具有4Kx2K像素的分辨率，是1080P的4倍像素，其需要处理的数据量很大，如此高的运算复杂度和数据量对HEVC各模块的性能提出了极高的要求。HEVC是一种基于块预测和变换编码的视频编解码系统，会在块的边界出现不连续现象，这种现象叫做块效应。为了减少块效应，在HEVC中使用了去块效应滤波器。现有的去块效应滤波器架构中，为了达到4Kx2K像素的分辨率、30fps的帧速率，采用了多个去块效应滤波运算单元并行处理，并采用多块双口RAM来提高数据读写速率。上述方案由于需要多套并行的去块效应滤波运算单元和多块双口随机存取存储器（RandomAccessMemory，RAM），因此硬件开销较大。
技术实现思路
本专利技术实施例解决的问题是如何在保证相同的帧速率的情况下，减少硬件开销。为解决上述问题，本专利技术实施例提供了一种用于HEVC的环路滤波装置，所述装置包括：第一存储模块，适于存储当前编码树单元CTU上方上一行已水平滤波的数据；第二存储模块，适于存储当前CTU左方最右边4列数据；第三存储模块，适于存储未经过去块效应滤波处理的数据；读写模块，适于读写数据，所述读写数据包括：从所述第一、第二、第三存储模块读取数据形成去块效应基本单元并存储至第一寄存模块；将所述第一寄存模块中存储的已滤波后的去块效应基本单元的数据写入相应的存储模块；其中：所述去块效应基本单元包括3行2列共6个4x4的数据块，所述当前去块效应基本单元中的第一行数据来自第一存储模块，所述去块效应基本单元中的第二、第三行数据来自第三存储模块，且当读取数据为当前CTU第一列时，所述去块效应基本单元中第二、第三行的第一列数据来自所述第二存储模块；第一寄存模块，适于存储滤波前和滤波后的去块效应基本单元；第一滤波运算模块，适于对所述第一寄存模块中的去块效应基本单元按照先对垂直边界后对水平边界的顺序进行去块效应滤波，并输出至所述第一寄存模块；第一控制模块，适于调度和控制所述读写模块读写数据以及第一滤波运算模块进行去块效应滤波运算。可选的，所述第一寄存模块包括：第一寄存器和第二寄存器，分别适于存储滤波前和滤波后的去块效应基本单元；所述第一控制模块还适于控制所述第一寄存器和第二寄存器之间的数据交换。可选的，所述装置还包括：第一配置模块，适于配置所述第一滤波运算模块的参数。可选的，所述装置还包括：第四存储模块，适于存储所述第一读写模块输出的去块效应滤波后的数据。可选的，所述第一、第二、第三、第四存储模块均为SRAM。可选的，所述装置还包括：第五存储模块，适于存储当前CTU上一个CTU行的倒数第5行数据；第六存储模块，适于存储当前CTU左边CTU右数第5至12列共8列数据；读取模块，适于从所述第四、第五、第六存储模块读取数据，形成一个像素自适应滤波行；第二寄存模块，适于存储4个连续的像素自适应滤波行；第三控制模块，适于控制所述第二寄存模块中的像素自适应滤波行的移位存储；第二滤波运算模块，用于进行像素自适应滤波，包括至少两个并行处理的像素自适应滤波单元；第二控制模块，适于调度和控制所述读取模块读取数据，调度和控制所述第三控制模块对所述第二寄存器中的像素自适应滤波行进行行移位存储操作，以及调度和控制所述第二滤波运算模块进行像素自适应滤波。可选的，所述像素自适应滤波行包括10个像素，所述读取模块，适于在所述像素自适应像素行是第0行时，从所述第五存储模块读取；在是非0行时，判断所读取的列数，如果是第0列，从所述第六存储模块读取，如果是第1列，前5个像素从所述第六存储模块，后5个像素点从第四存储模块读取；否则，从所述第四存储模块读取。可选的，所述第二滤波运算模块包括4个并行处理的像素自适应滤波单元。可选的，所述装置还包括：第二配置模块，适于配置所述第二滤波运算模块的滤波参数。可选的，所述装置还包括：第七存储模块，适于存储所述第二滤波运算模块输出的滤波数据。为解决上述问题，本专利技术实施例还提供了一种视频编码器，包括上述的用于HEVC的环路滤波装置。为解决上述问题，本专利技术实施例还提供了一种视频解码器，包括上述的用于HEVC的环路滤波装置。为解决上述问题，本专利技术实施例还提供了一种用于HEVC的环路滤波方法，所述方法包括：分别从第一、第二、第三存储模块读取数据形成去块效应基本单元，所述去块效应基本单元包括3行2列共6个4x4的数据块，所述读写数据包括：从所述第一存储模块中读取数据作为所述去块效应滤波单元中的第一行；当读取数据为当前CTU第一列时，从所述第二存储模块中读取数据作为所述去块效应基本单元中第二、第三行的第一列数据；当读取数据为当前CTU非第一列时，从所述第三存储模块读取数据作为所述去块效应基本单元中的第二、第三行数据；其中：所述第一存储模块存储有当前CTU上方上一行已水平滤波的数据，所述第二存储模块存储有当前CTU左方最右边4列数据，所述第三存储模块存储有未经过去块效应滤波处理的数据；将分别从第一、第二、第三存储模块读取数据形成的去块效应基本单元存储入第一寄存模块；从所述第一寄存模块读取去块效应基本单元，并按照先对垂直边界后对水平边界的顺序进行去块效应滤波，并输出至所述第一寄存模块；将所述第一寄存模块中存储的已滤波处理后的去块效应基本单元中的数据写出至相应的存储模块。可选的，所述第一寄存模块包括第一寄存器和第二寄存器，所述环路滤波方法还包括：将所述第一寄存器中存储的未滤波的去块效应基本单元和第二寄存器中存储的已滤波的去块效应基本单元进行数据交换。可选的，所述将所述第一寄存模块中存储的已滤波处理后的去块效应基本单元中的数据写出至相应的存储模块，包括：将所述第一寄存模块存储的已滤波后的去块效应基本单元中的第二、第三行输出至第四存储模块；将所述第一寄存模块存储的已滤波后的去块效应基本单元中第三行数据存储至所述第一存储模块；将所述第一寄存模块存储的已滤波后的去块效应基本单元中第二、三行中的第二列数据存储至所述第二存储模块。可选的，所述方法还包括：分别从所述第四存储模块，以及第五、第六存储模块读取数据，形成一个像素自适应滤波行；将所读取的像素自适应滤波行进行存储入第二寄存模块，形成4个连续的像素自适应滤波行；采用第二滤波运算模块进行像素自适应滤波，所述第二滤波运算模块中包含至少两个并行处理的像素自适应滤波单元。可选的，所述分别从所述第四存储模块，以及第五、第本文档来自技高网...

【技术保护点】
一种用于HEVC的环路滤波装置，其特征在于，包括：第一存储模块，适于存储当前编码树单元CTU上方上一行已水平滤波的数据；第二存储模块，适于存储当前CTU左方最右边4列数据；第三存储模块，适于存储未经过去块效应滤波处理的数据；读写模块，适于读写数据，所述读写数据包括：从所述第一、第二、第三存储模块读取数据形成去块效应基本单元并存储至第一寄存模块；将所述第一寄存模块中存储的已滤波后的去块效应基本单元的数据写入相应的存储模块；其中：所述去块效应基本单元包括3行2列共6个4x4的数据块，所述当前去块效应基本单元中的第一行数据来自第一存储模块，所述去块效应基本单元中的第二、第三行数据来自第三存储模块，且当读取数据为当前CTU第一列时，所述去块效应基本单元中第二、第三行的第一列数据来自所述第二存储模块；第一寄存模块，适于存储滤波前和滤波后的去块效应基本单元；第一滤波运算模块，适于对所述第一寄存模块中的去块效应基本单元按照先对垂直边界后对水平边界的顺序进行去块效应滤波，并输出至所述第一寄存模块；第一控制模块，适于调度和控制所述读写模块读写数据以及第一滤波运算模块进行去块效应滤波运算。

【技术特征摘要】
1.一种用于HEVC的环路滤波装置，其特征在于，包括：第一存储模块，适于存储当前编码树单元CTU上方上一行已水平滤波的数据；第二存储模块，适于存储当前CTU左方最右边4列数据；第三存储模块，适于存储未经过去块效应滤波处理的数据；读写模块，适于读写数据，所述读写数据包括：从所述第一、第二、第三存储模块读取数据形成去块效应基本单元并存储至第一寄存模块；将所述第一寄存模块中存储的已滤波后的去块效应基本单元的数据写入相应的存储模块；其中：所述去块效应基本单元包括3行2列共6个4x4的数据块，所述当前去块效应基本单元中的第一行数据来自第一存储模块，所述去块效应基本单元中的第二、第三行数据来自第三存储模块，且当读取数据为当前CTU第一列时，所述去块效应基本单元中第二、第三行的第一列数据来自所述第二存储模块；第一寄存模块，适于存储滤波前和滤波后的去块效应基本单元；第一滤波运算模块，适于对所述第一寄存模块中的去块效应基本单元按照先对垂直边界后对水平边界的顺序进行去块效应滤波，并输出至所述第一寄存模块；第一控制模块，适于调度和控制所述读写模块读写数据以及第一滤波运算模块进行去块效应滤波运算。2.如权利要求1所述的用于HEVC的环路滤波装置，其特征在于，所述第一寄存模块包括：第一寄存器和第二寄存器，分别适于存储滤波前和滤波后的去块效应基本单元；所述第一控制模块还适于控制所述第一寄存器和第二寄存器之间的数据交换。3.如权利要求1所述的用于HEVC的环路滤波装置，其特征在于，还包括：第一配置模块，适于配置所述第一滤波运算模块的参数。4.如权利要求1至3任一项所述的用于HEVC的环路滤波装置，其特征在于，还包括：第四存储模块，适于存储所述读写模块输出的去块效应滤波后的数据。5.如权利要求4所述的用于HEVC的环路滤波装置，其特征在于，所述第一、第二、第三、第四存储模块均为SRAM。6.如权利要求4所述的用于HEVC的环路滤波装置，其特征在于，还包括：第五存储模块，适于存储当前CTU上一个CTU行的倒数第5行数据；第六存储模块，适于存储当前CTU左边CTU右数第5至12列共8列数据；读取模块，适于从所述第四、第五、第六存储模块读取数据，形成一个像素自适应滤波行；第二寄存模块，适于存储4个以上连续的像素自适应滤波行；第三控制模块，适于控制所述第二寄存模块中的像素自适应滤波行的移位存储；第二滤波运算模块，适于进行像素自适应滤波，包括至少两个并行处理的像素自适应滤波单元；第二控制模块，适于调度和控制所述读取模块读取数据，调度和控制所述第三控制模块对所述第二寄存器中的像素自适应滤波行进行行移位存储操作，以及调度和控制所述第二滤波运算模块进行像素自适应滤波。7.如权利要求6所述的用于HEVC的环路滤波装置，其特征在于，所述像素自适应滤波行包括10个像素，所述读取模块适于在所述像素自适应像素行是第0行时，从第五存储模块读取；在是非0行时，判断所读取的列数，如果是第0列，从第六存储模块读取，如果是第1列，前5个像素从第六存储模块，后5个像素点从第四存储模块读取；否则，从所述第四存储模块读取。8.如权利要求6所述的用于HEVC的环路滤波装置，其特征在于，所述第二滤波运算模块包括4个并行处理的像素自适应滤波单元。9.如权利要求6所述的用于HEVC的环路滤波装置，其特征在于，还包括：第二配置模块，适于配置所述第二滤波运算模块的滤波参...

【专利技术属性】
技术研发人员：王森，林福辉，
申请(专利权)人：展讯通信上海有限公司，
类型：发明
国别省市：上海;31