本发明专利技术提供一种像素电路，包括电源端、驱动薄膜晶体管、发光件、数据写入模块和存储模块，驱动薄膜晶体管的栅极与存储模块的第一端相连，驱动薄膜晶体管的第一极与电源端相连，第二极与发光件的阳极相连，且驱动薄膜晶体管的第二极还与存储模块的第二端相连，数据写入模块至少在发光阶段将数据电压提供给驱动薄膜晶体管的栅极，电源端能够在数据写入阶段之前提供低电平电压，存储模块能够在电源端提供低电平电压时将驱动薄膜晶体管的栅极和第二极连接，并且电源端能够在数据写入阶段以及数据写入阶段以后提供高电平。本发明专利技术还提供一种显示装置和一种驱动方法，所述显示装置显示时，发光件的亮度不会随驱动薄膜晶体管的阈值漂移而变化。
【技术实现步骤摘要】
本专利技术涉及有机发光二极管显示领域，具体地，涉及一种像素电路、一种包括所述像素电路的显示装置和该显示装置的驱动方法。
技术介绍
有机发光显示器是当今平板显示器研宄领域的热点之一，与液晶显示器相比，有机发光二极管具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点，目前，在手机、PDA、数码相机等显示领域，已经开始采用有机发光二极管显示面板取代传统的液晶显示面板。像素驱动电路设计是有源矩阵有机发光二极管显示面板(AMOLED)核心
技术实现思路
，具有重要的研宄意义。与液晶面板中利用稳定的电压控制亮度不同，有机发光二极管属于电流驱动，需要稳定的电流来控制发光。图1中所示的是一种常用的2T1C像素电路，该像素电路包括存储电容C、驱动晶体管DTFT和开关晶体管TC。当扫描线扫描一行像素时，开关晶体管TO导通，数据写入信号(此处，数据写入信号为电压)写入存储电容C，该行扫描结束时，开关晶体管TO关闭，存储在存储电容C中的电压驱动所述驱动晶体管DTFT，使其产生电路驱动发光件0LED，保证发光件在一帧内持续发光。驱动晶体管DTFT的饱和电流为1_= K(Ves-Vth)2。其中，1led为驱动晶体管DTFT的饱和电流，Ves为驱动晶体管DTFT的栅源电压，V th为驱动晶体管DTFT的阈值电压。由于工艺制程和器件老化等原因，各像素点的驱动晶体管的阈值电压存在不均匀性，这样就导致了流过每个像素点中有机发光二极管的电流发生变化使得显示亮度不均，从而影响整个图像的显示效果。因此，如何提高显示面板的亮度均匀性成为本领域亟待解决的技术问题。
技术实现思路
本专利技术的目的在于提供一种像素电路、一种包括该像素电路的的显示装置和该显示装置的驱动方法。包括所述像素电路的显示装置显示亮度均匀。为了实现上述目的，作为本专利技术的一个方面，提供一种像素电路，所述像素电路包括电源端、驱动薄膜晶体管、发光件、数据写入模块和存储模块，其中，所述驱动薄膜晶体管的栅极与所述存储模块的第一端相连，所述驱动薄膜晶体管的第一极与所述电源端相连，所述驱动薄膜晶体管的第二极与所述发光件的阳极相连，且所述驱动薄膜晶体管的第二极还与所述存储模块的第二端相连，所述数据写入模块用于在数据写入阶段将数据电压写入所述存储模块，所述存储模块用于存储数据写入阶段的数据电压，并至少在发光阶段将所述数据电压提供给所述驱动薄膜晶体管的栅极，所述电源端能够在数据写入阶段之前提供低电平电压，所述存储模块能够在所述电源端提供低电平电压时将所述驱动薄膜晶体管的栅极和第二极连接，以使得所述存储模块放电并存储驱动薄膜晶体管的阈值电压，并且所述电源端能够在数据写入阶段以及数据写入阶段以后提供高电平。优选地，所述数据写入模块包括数据写入薄膜晶体管，所述数据写入薄膜晶体管的栅极用于与第一栅线相连，所述数据写入薄膜晶体管的第一极能够在数据写入阶段与数据线相连，所述数据写入薄膜晶体管的第二极与所述存储模块的第三端相连。优选地，所述数据写入薄膜晶体管的第一极能够在所述数据写入阶段开始之前的复位阶段与参考电压线相连。优选地，所述存储模块包括第一存储电容、第二存储电容和控制薄膜晶体管，所述第一存储电容的第一端与所述数据写入模块的输出端相连，所述第一存储电容的第二端与所述驱动薄膜晶体管的栅极相连，所述第二存储电容的第一端与所述第一存储电容的第一端相连，所述第二存储电容的第二端接地，所述控制薄膜晶体管的栅极用于与第二栅线相连，所述控制薄膜晶体管的第一极与所述第一存储电容的第一端相连，所述控制薄膜晶体管的第二极与所述驱动薄膜晶体管的第二极相连。作为本专利技术的另一个方面，提供一种显示装置，所述显示装置包括电源，所述显示装置被划分为排列为多行多列的多个像素单元，每个所述像素单元内都设置有像素电路，其中，所述像素电路为本专利技术所提供的上述像素电路，所述电源的输出端与所述像素电路的电源端相连，所述电源能够在数据写入阶段之前提供低电平电压，所述电源端能够在数据写入阶段以及数据写入阶段以后提供高电平电压。优选地，所述显示装置包括多组栅线和多条数据线，多组所述栅线与多行所述像素单元一一对应，多条所述数据线与多列所述像素单元一一对应，每组所述栅线都包括第一栅线，所述数据写入模块包括数据写入薄膜晶体管，所述数据写入薄膜晶体管的栅极与所述第一栅线相连，所述数据写入薄膜晶体管的第一极能够在数据写入阶段与所述数据线相连，所述数据写入薄膜晶体管的第二极与所述存储模块相连。优选地，所述显示装置还包括参考电压线，所述数据写入薄膜晶体管的第一极能够在所述数据写入阶段开始之前的复位阶段与所述参考电压线相连。优选地，所述参考电压线与所述数据线形成为一体。优选地，每组所述栅线还包括第二栅线，所述存储模块包括第一存储电容、第二存储电容和控制薄膜晶体管，所述第一存储电容的第一端与所述数据写入模块的输出端相连，所述第一存储电容的第二端与所述驱动薄膜晶体管的栅极相连，所述第二存储电容的第一端与所述第一存储电容的第一端相连，所述第二存储电容的第二端接地，所述控制薄膜晶体管的栅极与所述第二栅线相连，所述控制薄膜晶体管的第一极与所述第一存储电容的第一端相连，所述控制薄膜晶体管的第二极与所述驱动薄膜晶体管的第二极相连。作为本专利技术的再一个方面，提供一种显示装置的驱动方法，所述显示装置为本专利技术所提供的上述显示装置，所述驱动方法包括多个显示周期，每个所述显示周期都包括数据写入阶段和发光阶段，所述驱动方法包括:在数据写入阶段之前，利用所述电源向所述电源端提供低电平，以使得所述存储模块放电并存储所述驱动薄膜晶体管的阈值电压；在数据写入阶段以及所述发光阶段向所述电源端提供高电平。优选地，所述显示装置包括多组栅线和多条数据线，多组所述栅线与多行所述像素单元一一对应，多条所述数据线与多列所述像素单元一一对应，每组所述栅线都包括第一栅线，所述数据写入模块包括数据写入薄膜晶体管，所述数据写入薄膜晶体管的栅极与所述第一栅线相连，所述数据写入薄膜晶体管的第一极能够在数据写入阶段与所述数据线相连，所述数据写入薄膜晶体管的第二极与所述存储模块相连，所述驱动方法包括:在所述数据写入阶段，通过所述第一栅线向所述数据写入薄膜晶体管的栅极提供使所述数据写入薄膜晶体管导通的电平，并通过所述数据线向所述薄膜晶体管的第一极提供数据电压；在所述发光阶段，通过所述第一栅线向所述数据写入薄膜晶体管的栅极提供使所述数据写入薄膜晶体管关闭的电平，并通过所述数据线向所述薄膜晶体管的第二极提供数据电压。优选地，所述驱动方法包括在所述数据写入阶段之前进行的:通过所述第一栅线向所述数据写入薄膜晶体管的栅极提供使所述数据写入薄膜晶体管导通的电平，并通过所述数据线向所述薄膜晶体管的第一极提供参考电压。优选地，每组所述栅线还包括第二栅线，所述存储模块包括第一存储电容、第二存储电容和控制薄膜晶体管，所述第一存储电容的第一端与所述数据写入模块的输出端相连，所述第一存储电容的第二端与所述驱动薄膜晶体管的栅极相连，所述第二存储电容的第一端与所述第一存储电容的第一端相连，所述第二存储电容的第二端接地，所述控制薄膜晶体管的栅极与所述第二栅线相连，所述控制薄膜晶体管的第一极与所述第一存储电容的第一端相连，所述控制薄膜晶体管的第二极与本文档来自技高网...
【技术保护点】
一种像素电路，所述像素电路包括电源端、驱动薄膜晶体管、发光件、数据写入模块和存储模块，其特征在于，所述驱动薄膜晶体管的栅极与所述存储模块的第一端相连，所述驱动薄膜晶体管的第一极与所述电源端相连，所述驱动薄膜晶体管的第二极与所述发光件的阳极相连，且所述驱动薄膜晶体管的第二极还与所述存储模块的第二端相连，所述数据写入模块用于在数据写入阶段将数据电压写入所述存储模块，所述存储模块用于存储数据写入阶段的数据电压，并至少在发光阶段将所述数据电压提供给所述驱动薄膜晶体管的栅极，所述电源端能够在数据写入阶段之前提供低电平电压，所述存储模块能够在所述电源端提供低电平电压时将所述驱动薄膜晶体管的栅极和第二极连接，以使得所述存储模块放电并存储驱动薄膜晶体管的阈值电压，并且所述电源端能够在数据写入阶段以及数据写入阶段以后提供高电平。
【技术特征摘要】
【专利技术属性】
技术研发人员：尹静文，王俪蓉，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。