本实用新型专利技术提供了一种基于FPGA的集中式振铃检测电路，包括一处理器和一可编程器件FPGA；所述可编程器件FPGA内设置有模拟寄存器和振铃检测模块；所述振铃检测模块与模拟寄存器连接，模拟寄存器通过总线与处理器连接；若干个的DAA设备通过各自的FXO接口与可编程器件FPGA连接。该电路为振铃检测提供了一硬件平台，通过该硬件平台和现有的软件能够实现对多个FXO接口传来的振铃信号进行处理，提高了工作效率。
【技术实现步骤摘要】
本技术涉及FXO接口的振铃检测
，特别涉及一种基于FPGA的集中式振铃检测电路。
技术介绍
FXO接口自振铃是日常维护中常遇到的现象。多发生于雷雨多雨季节，主要是因为线路潮湿短路，接头处接触不好，电话线局部短路或漏电等，造成线路电压高低变化明显，FXO接口则认为有信号进来，从而产生误振铃现象。现有的技术大多使用防抖动或者分散式的振铃检测方法，设置防抖动方法由于时间多长，影响振铃响应速率。而分散式方法，一般采用接口中断信号线"与"之后送给CPU，CPU接收到中断后需要逐个轮询振铃检测芯片，如果FXO接口数量多，会占用过多的CPU资源。现有技术中公开了一种"检测振铃的装置及方法"见公开号为:1193237，公开日为:1998-09-16的中国专利，一种检测振铃的装置，其包括:一信号转换器，接受一振铃信号，经转换输出二进位振铃信号；一微处理器，接受所述信号转换器输出的二进位振铃信号，输出一所检测的振铃数目，其中，所述微处理器包括:一信号读取装置，接受所述信号转换器的二进位振铃信号，取样输出一序列振铃信号；一平滑滤波器，接受所述信号读取装置的序列振铃信号，去除高频噪声干扰以输出一参考振铃信号；一运算单元，计算所述平滑滤波器输出的参考振铃信号的最近一个次时间段内的过零点数及最近一个时间段内的过零点数；一存储单元，储存所述运算单元计算的最近一个次时间段内的过零点数及最近一个时间段内的过零点数；一逻辑控制单元，判断所述最近一个次时间段内的过零点数及最近一个时间段内的过零点数，以输出一振铃状态标志及所述检测的振铃数目。该装置实现了振铃的检测，但是该装置也不能对多个的FXO接口进行集中式检测，因此，在多个FXO接口需要检测时也需要占用过多的CPU资源。
技术实现思路
本技术要解决的技术问题，在于提供一种基于FPGA的集中式振铃检测电路；该电路为振铃检测提供了一硬件平台，通过该硬件平台结合现有的软件能够实现对多个FXO接口传来的振铃信号进行处理，提高了工作效率。本技术是这样实现的:一种基于FPGA的集中式振铃检测电路，包括一处理器和一可编程器件FPGA ;所述可编程器件FPGA内设置有模拟寄存器和振铃检测模块；所述振铃检测模块与模拟寄存器连接，模拟寄存器通过总线与处理器连接；若干个的DAA设备通过各自的FXO接口与可编程器件FPGA连接。进一步地，所述处理器为CPU或者数字信号处理器DSP。进一步地，所述可编程器件FPGA采用EP4CE6F17C8N型号的IC芯片。本技术的优点在于:本技术的电路为振铃检测提供了一硬件平台，通过该硬件平台和现有的软件能够实现对多个FXO接口传来的振铃信号进行处理，提高了工作效率。【附图说明】图1是本技术的结构示意图。【具体实施方式】请参阅图1所示，一种基于FPGA的集中式振铃检测电路，包括一处理器和一可编程器件FPGA ;所述可编程器件FPGA内设置有模拟寄存器和振铃检测模块；所述振铃检测模块与模拟寄存器连接，模拟寄存器通过总线与处理器连接；若干个的DAA设备通过各自的FXO接口与可编程器件FPGA连接。其中，所述处理器为CPU或者数字信号处理器DSP。该振铃检测模块是现有技术在此不作详细说明，本领域的技术人员都知道振铃检测模块是如何实现检测的。所述可编程器件FPGA采用EP4CE6F17C8N型号的IC芯片。其中，FPGA采用EP4CE6F17C8N型号的IC芯片，该IC芯片的E9引脚与CPU的GP108引脚连接，引脚连接，这样当有有效振铃时，可编程器件FPGA输出一个中断INT#给CPU，CPU通过总线把可编程器件FPGA记录的数据集中收取，到达集中式传递信息的作用。本技术主要把大量多路的DAA设备的FXO接口送出的ring信号线集中传送给FPGA，通过FPGA的振铃检测模块，同时把各路的有效振铃音标志位ring、振铃音方波周期ring_hz、有效振铃音持续时间cnt_ring以及振铃音间隔时间cnt_noring记录在模拟寄存器中，当有有效振铃时，可编程器件FPGA输出一个中断INT#给处理器，处理器通过总线把可编程器件FPGA记录的数据集中收取，到达集中式传递信息的作用；FPGA把这些记录数据集中通过总线传送给CPU或者数字信号处理器DSP。同时CPU也可以通过总线设置寄存器的检测振铃音周期ring_set_hz以及周期波动范围ring_set_range。总之，本技术使用FPGA集中进行振铃检测，有效的较低CPU资源耗损。同时设置FPGA内部模拟存储器，集中向CPU进行传递信息，同时CPU也可以集中向FPGA配置相关参数，有利于响应速率。以上所述仅为本技术的较佳实施例，凡依本技术申请专利范围所做的均等变化与修饰，皆应属本技术的涵盖范围。【主权项】1.一种基于FPGA的集中式振铃检测电路，其特征在于:包括一处理器和一可编程器件FPGA ;所述可编程器件FPGA内设置有模拟寄存器和振铃检测模块；所述振铃检测模块与模拟寄存器连接，模拟寄存器通过总线与处理器连接；若干个的DAA设备通过各自的FXO接口与可编程器件FPGA连接。2.根据权利要求1所述的一种基于FPGA的集中式振铃检测电路，其特征在于:所述处理器为CPU或者数字信号处理器DSP。3.根据权利要求1所述的一种基于FPGA的集中式振铃检测电路，其特征在于:所述可编程器件FPGA采用EP4CE6F 17C8N型号的IC芯片。【专利摘要】本技术提供了一种基于FPGA的集中式振铃检测电路，包括一处理器和一可编程器件FPGA；所述可编程器件FPGA内设置有模拟寄存器和振铃检测模块；所述振铃检测模块与模拟寄存器连接，模拟寄存器通过总线与处理器连接；若干个的DAA设备通过各自的FXO接口与可编程器件FPGA连接。该电路为振铃检测提供了一硬件平台，通过该硬件平台和现有的软件能够实现对多个FXO接口传来的振铃信号进行处理，提高了工作效率。【IPC分类】H04M3-22【公开号】CN204392386【申请号】CN201520094548【专利技术人】高计丰 【申请人】福建星网锐捷通讯股份有限公司【公开日】2015年6月10日【申请日】2015年2月10日本文档来自技高网...
【技术保护点】
一种基于FPGA的集中式振铃检测电路，其特征在于：包括一处理器和一可编程器件FPGA；所述可编程器件FPGA内设置有模拟寄存器和振铃检测模块；所述振铃检测模块与模拟寄存器连接，模拟寄存器通过总线与处理器连接；若干个的DAA设备通过各自的FXO接口与可编程器件FPGA连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：高计丰，
申请(专利权)人：福建星网锐捷通讯股份有限公司，
类型：新型
国别省市：福建;35
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。