一种超高采样率可重现数据采集系统技术方案

本发明专利技术提供了一种超高采样率可重现数据采集系统，该系统包括ADC模数转换芯片、嵌入式CPU、FPGA处理单元以及数据存储器，通过FPGA的DCM单元产生n个相位相差2π/n的时钟信号，每一次数据采集时给ADC不同相位的时钟信号，实现不同相位的数据采集，最后在FPGA中将不同相位的数据采集结果组合起来，共同组成ADC采样率n倍的高采样率数据采集结果。其中，对每一个相位的数据采集进行多次重复采集以进行滤波处理，可以消除噪声，进一步提高数据采集系统的性能。该系统实现了一个低速率的模数转换芯片进行高采样率数据采集的工作，系统控制简单，对FPGA的运算能力要求较低，易于实现，且采集的数据精度较高。

【技术实现步骤摘要】
一种超高采样率可重现数据采集系统
本专利技术涉及一种数据采集系统，特别涉及一种超高采样率可重现数据采集系统。
技术介绍
现代电子技术的飞速发展，使得嵌入式处理器性能不断提升，例如当前的ARM系列嵌入式处理器，其性能已经不亚于两三年前的PC处理器。这些高速的嵌入式处理器衍生了越来越多的嵌入式高速数据处理系统。然而，对数据进行采样量化的模数转换芯片的性能提升却远远落后于处理器性能提升的速度。因此如何实现高速，精确，大数据量的数据采集数据成为现代嵌入式数据处理系统的关键和瓶颈所在。数据采集单元通常采用模数转换芯片(ADC)对模拟信号进行采样量化转换为数字型号之后进行采集，而其采样的速度，即采样率就受限于模数转换芯片的采样率参数。为了实现超高速的数据采集，通常的做法是采用多块模数转换芯片组成AD转换阵列，每块转换芯片接不同相位的采样时钟，然后再采用FPGA将不同的相位的采样结果组合起来，合成一个高采样率的采样结果，如专利号为CN202033737U的中国技术专利中方法，即为利用两个采样速率为125MSPS的A/D转换器并行交替采样一路信号，实现了250MSPS的采样速率。但是，这种多块AD转换芯片分相位采集的办法需要多块AD芯片和较多的FPGA管脚，成本较高并且容易造成FPGA资源不足。另外从性能上来看，多块AD芯片数据采集系统还会因为各个AD芯片的一些参数差异而造成不同相位之间有一定的幅度和直流偏置的差异，从而造成最终合成的信号失真较大。可重现数据采集，是指待采集的数据可以重复出现，即可以重复采集，很多嵌入式测量应用中的数据都具有这一特性，例如激光测距仪。本专利技术针对这种数据采集应用场合，提出了一种采用低采样率模数转换芯片通过多次重复采集实现高采样率数据采集的方法。
技术实现思路
本专利技术的目的在于提供一种超高采样率可重现数据采集系统，以解决现有的采用多个低采样率的模数转换芯片进行数据采样所存在的信号失真较大，易于造成FPGA资源不足的问题。本专利技术的第二目的在于，提供一种超高采样率可重现数据采集系统，以实现通过一个低采样率的模数转换芯片通过多次重复采集数据实现超高采样率的数据采集。为实现上述目的，本专利技术提供了一种超高采样率可重现数据采集系统，包括一模数转换芯片、嵌入式CPU、FPGA处理单元以及数据存储器，所述FPGA处理单元包括ADC接口模块、多相位时钟产生模块、数据处理模块、MIG内存接口模块、CPU数据读写模块以及CPU控制寄存器；所述嵌入式CPU用于向所述CPU控制寄存器中写入采集相位信号和采集开始信号；CPU控制寄存器用于将所述采集相位信号和采集开始信号传送给所述多相位时钟产生模块；所述多相位时钟产生模块用于根据接收的采集开始信号产生n个相位相差为2π/n的时钟信号，并根据接收的采集相位信号选取该n个时钟信号中的第i路信号输入所述模数转换芯片，i、n为正整数，且1≤i≤n；所述模数转换芯片用于根据收到的第i路时钟信号进行数据采集并将采集的第i路数据输入所述ADC接口模块；所述ADC接口模块用于对采集的第i路数据进行数据缓存和时钟同步处理，并将处理后的第i路数据输入所述数据处理模块；所述MIG内存接口模块用于对所述数据存储器中的第i路数据进行读写操作；所述数据存储器用于存储所述MIG内存接口模块写入的第i路数据；所述数据处理模块用于对输入的处理后的第i路数据进行滤波降噪处理得到滤波降噪的第i路数据，同时所述数据处理模块将滤波降噪的第i路数据与所述MIG内存接口模块读取的来自数据存储器的第i路数据进行加权平均运算，得到加权平均后的第i路数据，并通过所述MIG内存接口模块将加权平均后的第i路数据写入数据存储器；其中，所述模数转换芯片为低速率ADC模数转换芯片，每次数据采集时，所述嵌入式CPU通过所述FPGA处理单元控制所述模数转换芯片完成n个时钟信号的n路数据采集并将得到的n路数据分别写入数据存储器；所述CPU数据读写模块用于将所述数据存储器中的n路数据按相位组合，得到最终的高分辨率采样数据，并通过CPU控制寄存器将最终的高分辨率采样数据数据输入嵌入式CPU。较佳地，所述多相位时钟产生模块包括一相位选择寄存器及一DCM时钟管理单元，所述DCM时钟管理单元用于根据接收的采集开始信号产生n个相位相差为2π/n的时钟信号，并将该n路时钟信号输入所述相位选择寄存器；所述相位选择寄存器根据接收的采集相位信号将该n个时钟信号中的第i路时钟信号输入所述模数转换芯片。较佳地，数据存储器包括n个数据存储区，分别为相位0数据存储区至相位n数据存储区；其中，相位i数据存储区用于存储第i路时钟信号作用下写入的数据。较佳地，所述数据处理模块进行的加权平均运算具体为：将相位i新采集的数据与系数w0相乘，将所述数据存储器存储的相位i的数据与w1相乘，再将两路相乘后的数据相加，即得到加权平均后的相位i的新数据。本专利技术的系统设计方案原理是通过FPGA的DCM单元产生n个相位相差2π/n的时钟信号，每一次数据采集时给ADC不同相位的时钟信号，实现不同相位的数据采集，最后在FPGA中将不同相位的数据采集结果组合起来，共同组成ADC采样率n倍的高采样率数据采集结果。其中，对每一个相位的数据采集进行多次重复采集以进行滤波处理，可以消除噪声，进一步提高数据采集系统的性能。本方案主要由一个低速率的模数转换芯片，FPGA，数据存储器和嵌入式CPU共同组成，其中ADC完成数据的采样量化，FPGA负责完成主要的控制和数据处理操作，数据存储器负责存储采集的数据。该系统实现了一个低速率的模数转换芯片进行高采样率数据采集的工作，系统控制简单，对FPGA的运算能力要求较低，易于实现，且采集的数据精度较高。附图说明图1为本专利技术的基本原理示意图；图2为本专利技术优选实施例的超高采样率可重现数据采集系统组成示意图；图3A为本专利技术优选实施例的多相位时钟模块组成结构示意图；图3B为与图3A中的多相位时钟模块组成结构对应的时钟信号关系图；图4为数据处理模块的加权平均处理过程示意图。具体实施方式为更好地说明本专利技术，兹以一优选实施例，并配合附图对本专利技术作详细说明，具体如下：参见图1所示，每次数据采集中进行4次采样。当采用低采样率的模数转换芯片ADC对数据进行采集时，第一次采集图1中标号为1的箭头对应的采样点，即A、E和I点；第二次采样采集标号2对应箭头的采样点，即B、F、J点；第三次采样采集标号3对应箭头的采样点，即C、G点，第四次采样采集标号4对应箭头的采样点，即D、H点。通过FPGA将这四次采样的结果组合起来，就得到上图中A、B、C、D、E、F、G、H、I及J的一个四倍采样率的采样信号。本实施例以4个时钟信号进行采样，通过4组相位相差90度的时钟分为4次采样，分别采集到对应于图1中标号为1，2，3，4的箭头对应的采样点，再在FPGA中进行组合，就可以实现4倍采样率的高速采集。本实施例所提供的超高采样率可重现数据采集系统如图2所示，该系统包括一模数转换芯片10、嵌入式CPU20、FPGA处理单元30以及数据存储器40，FPGA处理单元30包括ADC接口模块31、多相位时钟产生模块32、数据处理模块33、MIG内存接口模块34、CPU数据读写模块35以及CPU控制寄存器36；本文档来自技高网...

【技术保护点】
一种超高采样率可重现数据采集系统，其特征在于，包括一模数转换芯片、嵌入式CPU、FPGA处理单元以及数据存储器，所述FPGA处理单元包括ADC接口模块、多相位时钟产生模块、数据处理模块、MIG内存接口模块、CPU数据读写模块以及CPU控制寄存器；所述嵌入式CPU用于向所述CPU控制寄存器中写入采集相位信号和采集开始信号；CPU控制寄存器用于将所述采集相位信号和采集开始信号传送给所述多相位时钟产生模块；所述多相位时钟产生模块用于根据接收的采集开始信号产生n个相位相差为2π/n的时钟信号，并根据接收的采集相位信号选取该n个时钟信号中的第i路信号输入所述模数转换芯片，i、n为正整数，且1≤i≤n；所述模数转换芯片用于根据收到的第i路时钟信号进行数据采集并将采集的第i路数据输入所述ADC接口模块；所述ADC接口模块用于对采集的第i路数据进行数据缓存和时钟同步处理，并将处理后的第i路数据输入所述数据处理模块；所述MIG内存接口模块用于对所述数据存储器中的第i路数据进行读写操作；所述数据存储器用于存储所述MIG内存接口模块写入的第i路数据；所述数据处理模块用于对输入的处理后的第i路数据进行滤波降噪处理得到滤波降噪的第i路数据，同时所述数据处理模块将滤波降噪的第i路数据与所述MIG内存接口模块读取的来自数据存储器的第i路数据进行加权平均运算，得到加权平均后的第i路数据，并通过所述MIG内存接口模块将加权平均后的第i路数据写入数据存储器；其中，所述模数转换芯片为低速率ADC模数转换芯片，每次数据采集时，所述嵌入式CPU通过所述FPGA处理单元控制所述模数转换芯片完成n个时钟信号的n路数据采集并将得到的n路数据分别写入数据存储器；所述CPU数据读写模块用于将所述数据存储器中的n路数据按相位组合，得到最终的高分辨率采样数据，并通过CPU控制寄存器将最终的高分辨率采样数据数据输入嵌入式CPU。...

【技术特征摘要】
1.一种超高采样率可重现数据采集系统，其特征在于，包括一模数转换芯片、嵌入式CPU、FPGA处理单元以及数据存储器，所述FPGA处理单元包括ADC接口模块、多相位时钟产生模块、数据处理模块、MIG内存接口模块、CPU数据读写模块以及CPU控制寄存器；所述嵌入式CPU用于向所述CPU控制寄存器中写入采集相位信号和采集开始信号；CPU控制寄存器用于将所述采集相位信号和采集开始信号传送给所述多相位时钟产生模块；所述多相位时钟产生模块用于根据接收的采集开始信号产生n个相位相差为2π/n的时钟信号，并根据接收的采集相位信号选取该n个时钟信号中的第i路信号输入所述模数转换芯片，i、n为正整数，且1≤i≤n，所述多相位时钟产生模块包括一相位选择寄存器及一DCM时钟管理单元，所述DCM时钟管理单元用于根据接收的采集开始信号产生n个相位相差为2π/n的时钟信号，并将该n路时钟信号输入所述相位选择寄存器；所述相位选择寄存器根据接收的采集相位信号将该n个时钟信号中的第i路时钟信号输入所述模数转换芯片；所述模数转换芯片用于根据收到的第i路时钟信号进行数据采集并将采集的第i路数据输入所述ADC接口模块；所述ADC接口模块用于对采集的第i路数据进行数据缓存和时钟同步处理，并将处理后的第i路数据输入所述数据处理模块；所述MIG内存接口模块用于对所述数据存储器中的第i路数据进行读写操作；所述数据存储器用于存储...

【专利技术属性】
技术研发人员：周敏，
申请(专利权)人：苏州工业职业技术学院，
类型：发明
国别省市：江苏;32