经加速的通道间的向量归约指令制造技术
【技术实现步骤摘要】
【国外来华专利技术】经加速的通道间的向量归约指令
本公开涉及处理逻辑、微处理器以及相关联的指令集架构的领域，该指令集架构在被处理器或其它处理逻辑所执行时运行逻辑、数学或其它功能性操作。
技术介绍
指令集或指令集架构(ISA)是计算机架构中与编程有关的部分，并且可包括原生数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处理、以及外部输入和输出(I/O)。术语指令在本申请中一般表示宏指令，宏指令是被提供给处理器(或指令转换器，该指令转换器(利用静态二进制转换、包括动态编译的动态二进制转换)转换、变形、仿真或以其它方式将指令转换成将由处理器处理的一个或多个其它指令)以供执行的指令——作为对比，微指令或微操作(微操作)是处理器的解码器解码宏指令的结果。ISA与微架构不同，微架构是实现该指令集的处理器的内部设计。具有不同微架构的处理器可共享共同的指令集。例如，酷睿(CoreTM)处理器、以及来自加利福尼亚州桑尼威尔(Sunnyvale)的超微半导体有限公司(AdvancedMicroDevices,Inc.)的诸多处理器执行几乎相同版本的x86指令集(在更新的版本中加入了一些扩展)...
【技术保护点】
一种装置，包括：多个向量寄存器，其中每个向量寄存器被划分成多个通道，并且每个通道存储相同数量的数据元素；以及执行电路，耦合至所述多个向量寄存器，所述执行电路用于：接收向量归约指令，所述向量归约指令用于利用归约运算符将源操作数中存储的数据元素的数组归约成目的地操作数中的结果，其中所述源操作数和所述目的地操作数中的每一个是所述多个向量寄存器中的一个向量寄存器，响应于所述向量归约指令，将所述归约运算符应用于每个通道中的所述数据元素中的两个数据元素，并在每个通道中余下至少一个数据元素时移位一个或多个余下的数据元素。
【技术特征摘要】
【国外来华专利技术】2012.09.28 US 13/630,1541.一种指令处理装置，包括：多个向量寄存器，其中每个向量寄存器会被划分成多个通道，并且每个通道用于存储相同数量的数据元素；以及解码器，用于接收向量归约指令，所述向量归约指令用于利用归约运算符将要存储于源操作数中的数据元素的数组归约成要存储于目的地操作数中的结果，其中所述源操作数和所述目的地操作数中的每一个是所述多个向量寄存器中的一个向量寄存器，执行单元，耦合至所述多个向量寄存器，所述执行单元用于响应于所述向量归约指令，将所述归约运算符应用于每个通道中的所述数据元素中的两个数据元素，并在每个通道中余下至少一个数据元素时移位一个或多个余下的数据元素。2.如权利要求1所述的装置，其特征在于，所述执行单元用于：响应于所述向量归约指令，将零插入每个通道中的最高阶位置。3.如权利要求1所述的装置，其特征在于，所述归约运算符包括加法、减法或乘法。4.如权利要求1所述的装置，其特征在于，所述执行单元用于将所述归约运算符应用于每个通道中的最低阶数据元素中的所述两个数据元素。5.如权利要求1所述的装置，其特征在于，所述执行单元用于：响应于所述向量归约指令，在每个通道内将所述余下的数据元素中的每一个向右移一个位置。6.如权利要求1所述的装置，其特征在于，所述执行单元用于将不具有所述向量归约指令的归约代码转换成具有所述向量归约指令的经转化的归约代码，其中所述归约代码和所述经转化的归约代码指定在所述多个通道上应用于所述数据元素的数组的归约操作的相同顺序，并产生相同结果。7.如权利要求1所述的装置，其特征在于，所述数据元素中的每一个是双精度浮点数、单精度浮点数或半精度浮点数。8.一种在处理器中的方法，包括：接收向量归约指令，所述向量归约指令用于利用归约运算符将源操作数中存储的数据元素的数组归约成目的地操作数中的结果，其中所述源操作数和所述目的地操作数中的每一个是多个向量寄存器中的一个向量寄存器，每个向量寄存器被划分成多个通道，并且每个通道存储相同数量的数据元素；响应于所述向量归约指令，将所述归约运算符应用于每个通道中的所述数据元素中的两个数据元素；以及当每个通道中余下至少一个数据元素时，移位一个或多个余下的数据元素。9.如权利要求8所述的方法，其特征在于，进一步包括：响应于所述向量归约指令，将零插入每个通道中的最高阶位置。10.如权利要求8所述...
【专利技术属性】
技术研发人员：P·卡普瑞奥利，A·S·卡尼尔，J·J·库克，M·M·艾尔奥图姆，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。