像素电路制造技术

一种像素电路，包括第一开关单元具有第一端、第二端耦接至第一节点和控制端耦接至第二节点；第二开关单元具有第一端耦接至第一电压源、第二端耦接至第一开关单元的第一端，和控制端；第三开关单元具有第一端耦接至第一开关单元的控制端、第二端耦接至第一节点和控制端；第四开关单元具有第一端耦接至第二节点、第二端耦接至第一开关单元的第一端和控制端；第五开关单元具有第一端耦接至数据信号线、第二端耦接至第二节点和控制端；第一和第二电容耦接于第二节点和第一电压源之间；以及发光单元耦接于第一节点和第二电压源之间。

【技术实现步骤摘要】
像素电路
本专利技术是有关于一种显示面板，且特别是有关于一种显示面板中的像素电路。
技术介绍
有机发光二极管(OrganicLightingEmittingDiodes,OLEDs)的基本原理是由两层电极包夹一层有机发光材料，当施加电压时，电极两端形成电场，使得所产生的电子与电洞在有机材料中经由移动而再结合，并且释放能量，其中一部分的能量会以可见光的形式放出。一般而言，有机发光二极管由像素电路驱动以产生可见光。像素电路一般由驱动薄膜晶体管、开关薄膜晶体管和储存电容所组成，像素电路依据一数据电压产生一驱动电流，藉由调整通过有机发光二极管的驱动电流来控制有机发光二极管的亮度表现。然而，因为制程均匀性的问题，每个像素中的薄膜晶体管特性略有差异，加上薄膜晶体管经长时间操作会使得其临界电压产生不同程度的飘移现象，影响像素电路所产生的驱动电流大小。此外，在操作一段时间后，有机发光二极管上的跨压会因为材料劣化而上升，造成导通电流下降。综合上述因素，使得每个像素的发光亮度与其所接收到的数据电压无法维持相对应关系，导致显示面板的不同像素在显示相同亮度色彩时亮度不均匀。
技术实现思路
为了解决显示面板亮度不均匀的情况，本专利技术提供一种像素电路，用以驱动一发光单元。像素电路包括一第一开关单元、一第二开关单元、一第三开关单元、一第四开关单元、一第五开关单元、一第一电容和一第二电容。该第一开关单元具有一第一端、一第二端和一控制端，其中该第二端耦接至一第一节点，该控制端耦接至一第二节点。该第二开关单元具有一第一端、一第二端和一控制端，其中该第一端耦接至一第一电压源，该第二端耦接至该第一开关单元的第一端，该控制端耦接至一第一扫描信号线。该第三开关单元具有一第一端、第二端和一控制端，其中该第一端耦接至该第一开关单元的控制端，该第二端耦接至该第一节点，该控制端耦接至一第二扫描信号线。该第四开关单元具有一第一端、一第二端和一控制端，其中该第一端耦接至该第二节点，该第二端耦接至该第一开关单元的第一端，该控制端耦接至一第三扫描信号线。该第五开关单元具有一第一端、一第二端和一控制端，其中该第一端耦接至一数据信号线，该第二端耦接至该第二节点，该控制端耦接至一第四扫描信号线。该第一电容耦接于该第一节点与该第二节点之间。该第二电容，耦接于该第一节点与该第一电压源之间。本专利技术像素电路利用两个电容之间的耦合作用，产生和开关单元(例如薄膜晶体管)制程上的差异以及发光单元(例如有机发光二极管)的跨压无关的驱动电流。因此，本专利技术可以改善因开关单元制程上的差异，以及开关单元和发光单元在操作一段时间后产生的变异，造成像素的发光亮度与其所接收到的数据电压无法维持相对应关系，进而导致显示面板的不同像素显示相同亮度色彩时亮度不均匀的问题，有效提升显示面板的质量和使用寿命。附图说明图1为本专利技术的像素电路100的一实施例；图2为本专利技术的像素电路100的一时序图；图3为本专利技术的像素电路100的另一时序图；图4为本专利技术的像素电路200的一实施例；图5为本专利技术的像素电路200的一时序图；图6为本专利技术的像素电路300的一实施例；图7为本专利技术的像素电路300的一时序图；图8为本专利技术的像素电路400的一实施例；图9为本专利技术的像素电路400的一时序图；以及图10为本专利技术的像素电路400的另一时序图。具体实施方式图1是本专利技术的像素电路100的一实施例。像素电路100用以产生驱动电流Id1驱动发光单元ED，使得发光单元ED根据驱动电流Id1来发光。在本专利技术实施例中，发光单元ED为有机发光二极管(OrganicLightEmittingDiode,OLED)。像素电路100包括开关单元T1、T2、T3、T4和T5、电容C1和C2。在本专利技术实施例中，开关单元T1～T5可以是非晶硅薄膜晶体管(a-SiTFT)或铟镓锌氧化物薄膜晶体管(InGaZnOthinfilmtransistor，IGZOTFT)，但不限于此。举例来说，本专利技术实施例中的开关单元T1、T3、T4和T5可以用任何N型薄膜晶体管来实现，开关单元T2可以用任何P型薄膜晶体管来实现。详细而言，开关单元T1具有第一端T11耦接至开关单元T2的第二端T22、第二端T12耦接至节点N1，和控制端G1耦接至节点N2。开关单元T2具有第一端T21耦接至电压源VDD、第二端T22耦接至开关单元T1的第一端T11，和控制端G2耦接至扫描信号线SL1。开关单元T3具有第一端T31耦接至开关单元T1的控制端G1、第二端T32耦接至节点N1，和控制端G3耦接至扫描信号线SL2。开关单元T4具有第一端T41耦接至节点N2、第二端T42耦接至开关单元T1的第一端T11，和控制端G4耦接至扫描信号线SL3。开关单元T5具有第一端T51耦接至数据信号线DL、第二端T52耦接至节点N2，和控制端G5耦接至扫描信号线SL1。电容C1耦接于节点N1与节点N2之间，电容C2耦接于节点N1与电压源VDD之间。此外，发光单元ED具有第一端ED1耦接至节点N1，和第二端ED2耦接至电压源VSS。图2是本专利技术的像素电路100的时序图。如图2所示，于重置周期P1时，扫描信号线SL1上的扫描信号S1操作在高电平，使得开关单元T2根据高电平操作在关闭状态，并且开关单元T5根据高电平操作在开启状态。扫描信号线SL2上的扫描信号S2操作在高电平，使得开关单元T3根据高电平操作在开启状态。扫描信号线SL3上的扫描信号S3操作在高电平，使得开关单元T4根据高电平操作在开启状态。数据信号线DL上的数据信号DATA操作在低电平。因此，节点N1通过开关单元T3和T5被放电至电压源VSS的电平VS，节点N2通过开关单元T5被放电至电平VS。于重置周期P1后的补偿周期P2时，扫描信号S1操作在高电平，使得开关单元T2根据高电平操作在关闭状态，并且开关单元T5根据高电平操作在开启状态。扫描信号S2操作在低电平，使得开关单元T3根据低电平操作在关闭状态。扫描信号S3操作在高电平，使得开关单元T4根据高电平操作在开启状态。数据信号DATA操作在参考电平VREF。因此，开关单元T5将参考电平VREF输入至节点N2，并且开关单元T1根据参考电平VREF将节点N1从电平VS充电至电平V1。由于节点N1到达电平V1时，电平V1与参考电平VREF的差值为开关单元T1的临界电压Vth(即V1＝VREF-Vth)，使得开关单元T1关闭。须说明的是，参考电平VREF得高于数据信号DATA的低电平来进行补偿程序。于补偿周期P2后的加载周期P3时，扫描信号S1操作在高电平，使得开关单元T2根据高电平操作在关闭状态，并且开关单元T5根据高电平操作在开启状态。扫描信号S2操作在低电平，使得开关单元T3根据低电平操作在关闭状态。扫描信号S3操作在低电平，使得开关单元T4根据低电平操作在关闭状态。数据信号DATA操作在数据电平VDATA。因此，开关单元T5将数据电平VDATA输入至节点N2，并且藉由电容C1和C2将节点N1从电平V1耦合至电平V2，使得节点N1的电平V2，可以表示为：V2＝VREF-Vth+α(VDATA-VREF)。电平V1和电平V2的差值(即α(VDATA-VREF))与预定系数α有关，并且预定系数α与电容C1本文档来自技高网...

【技术保护点】
一种像素电路，用以驱动一发光单元，其特征在于，包括：一第一开关单元，具有一第一端、一第二端耦接至一第一节点，和一控制端耦接至一第二节点；一第二开关单元，具有一第一端耦接至一第一电压源、一第二端耦接至该第一开关单元的第一端，和一控制端耦接至一第一扫描信号线；一第三开关单元，具有一第一端耦接至该第一开关单元的控制端、一第二端耦接至该第一节点，和一控制端耦接至一第二扫描信号线；一第四开关单元，具有一第一端耦接至该第二节点、一第二端耦接至该第一开关单元的第一端，和一控制端耦接至一第三扫描信号线；一第五开关单元，具有一第一端耦接至一数据信号线、一第二端耦接至该第二节点，和一控制端耦接至一第四扫描信号线；一第一电容，耦接于该第一节点与该第二节点之间；以及一第二电容，耦接于该第一节点与该第一电压源之间。

【技术特征摘要】
1.一种像素电路，用以驱动一发光单元，其特征在于，包括：一第一开关单元，具有一第一端、一第二端耦接至一第一节点，和一控制端耦接至一第二节点；一第二开关单元，具有一第一端耦接至一第一电压源、一第二端耦接至该第一开关单元的第一端，和一控制端耦接至一第一扫描信号线；一第三开关单元，具有一第一端耦接至该第一开关单元的控制端、一第二端耦接至该第一节点，和一控制端耦接至一第二扫描信号线；一第四开关单元，具有一第一端耦接至该第二节点、一第二端耦接至该第一开关单元的第一端，和一控制端耦接至一第三扫描信号线；一第五开关单元，具有一第一端耦接至一数据信号线、一第二端耦接至该第二节点，和一控制端耦接至一第四扫描信号线；一第一电容，耦接于该第一节点与该第二节点之间；以及一第二电容，耦接于该第一节点与该第一电压源之间。2.根据权利要求1所述的像素电路，其特征在于，其中于一重置周期时，该第二开关单元操作在关闭状态，并且该第三、该第四和该第五开关单元操作在开启状态，使得该第一节点和该第二节点通过该第五开关单元被放电至一第二电压源的电平。3.根据权利要求2所述的像素电路，其特征在于，其中于该重置周期后的一补偿周期时，该第二和该第三开关单元操作在关闭状态，并且该第四和该第五开关单元操作在开启状态，使得该第五开关单元将一参考电平输入至该第二节点，并且该第一开关单元根据该参考电平将该第一节点充电至一第一电平，其中该第一电平与该参考电平相差一临界电压。4.根据权利要求3所述的像素电路，其特征在于，其中于该补偿周期后的一加载周期时，该第二、该第三和该第四开关单元操作在关闭状态，并且该第五开关单元操作在开启状态，使得该第五开关单元将一数据电平输入至该第二节点，并且藉由该第一电容与该第二电容将该第一节点耦合至一第二电平。5.根据权利要求4所述的像素电路，其特征在于，其中于该加载周期后的一发光周期时，该第三、该第四和该第五开关单元操作在关闭状态，并且该第一和该第二开关单元操作在开启状态，使得该第一节点根据该第二电压源的电平被操作在一第三电平，并且该第一电容根据该第三电平将该第二节点耦合至一第四电平，以便该第一开关单元根据该第三电平和该第四电平产生一驱动电流驱动该发光单元，其中该第三电平相依于该第二电压源的电平与该发光单元的一跨压。6.根据权利要求5所述的像素电路，其特征在于，其中该第二开关单元为P型晶体管，并且该第一扫描信号线与该第四扫描信号线相同。7.根据权利要求4所述的像素电路，其特征在于，还包括：一第六开关单元，具有一第一端耦接至该第一节点、一第二端耦接至该发光单元，和一控制端耦接至一第五扫描信号线，其中于该加载周期后的一发光周期时，该第三、该第四和该第五开关单元操作在关闭状态，并且该第一、该第二和该第六开关单元操作在开启状态，使得该第六开关单元根据该第二电压源的电平将一第三电平输入至该第一节点，并且该第一电容根据该第三电平将第二节点耦合至一第四电平，以便该第一开关单元根据该第三电平和该第四电平产生一驱动电流驱动该发光单元，其中该第三电平相依于该第二电压源的电平与该发光单元的一跨压。8.根据权利要求7所述的像素电路，其特征在于，其中该第二和该第六开关单元为P型晶体管，并且该第一扫描信号线、该第四扫描信号线和该第五扫描信号线相同。9.根据权利要求7所述的像素电路，其特征在于，该第一扫描信号线与该第五扫描信号线相同。10.根据权利要求2所述的像素电路，其特征在于，还包括：一第六...

【专利技术属性】
技术研发人员：刘维钧，张祖强，刘振宇，
申请(专利权)人：宸鸿光电科技股份有限公司，
类型：发明
国别省市：中国台湾;71