一种基于FPGA实现的GOST加解密设备及其方法技术

本发明专利技术涉及一种基于FPGA实现的GOST加解密设备及其方法。设备包括电源电路、FPGA芯片、时钟电路、片外程序存储电路、JTAG程序下载调试电路、EEPROM存储器电路、第一UART串口电路和第二UART串口电路；FPGA芯片内部包括PLL时钟管理模块、自环检测模块、数据成帧解帧模块、UART串口协议模块、数据帧结构设置模块、GOST加密模块、GOST解密模块、EEPROM芯片控制模块以及密钥和S盒处理模块。利用FPGA芯片实现GOST加解密设备以及加解密方法；利用UART串口进行外部明密文数据通信和密钥设置，从而使数据加解密过程具有灵活性、实用性、安全性以及处理速度快等特点。

【技术实现步骤摘要】

【技术保护点】
一种基于FPGA实现的GOST加解密设备，其特征在于，包括电源电路、FPGA芯片、时钟电路、片外程序存储电路、JTAG程序下载调试电路、EEPROM存储器电路、第一UART串口电路和第二UART串口电路；所述FPGA芯片分别与片外程序存储电路、JTAG程序下载调试电路、EEPROM存储器电路、第一UART串口电路和第二UART串口电路双向连接，时钟电路与FPGA芯片连接，第一UART串口电路和第二UART串口电路分别与外部设备双向连接； FPGA芯片、时钟电路、片外程序存储电路、JTAG程序下载调试电路、EEPROM存储器电路、第一UART串口电路和第二UART串口电路分别与电源电路相连接；所...

【技术特征摘要】

【专利技术属性】
技术研发人员：常涛，谢建庭，苗尧飞，王克，张宇，莫晓婷，
申请(专利权)人：天津光电通信技术有限公司，
类型：发明
国别省市：天津;12