基于CAN总线的生物电阻抗成像系统硬件电路系统技术方案

本发明专利技术提供一种基于CAN总线的生物电阻抗成像系统硬件电路系统，该硬件电路包括含有一块中间控制板和多块数据采集板，中间控制板通过串口连接电缆连接到计算机，接收计算机发出的指令，中间控制板通过CAN总线与多块数据采集板连接，通过屏蔽电缆与数据采集板相连，将中间控制板输出统一的可编程时钟信号输入多个数据采集板；所述多块数据采集板的DSP通过外部中断获取数据进行数字相敏解调，将解调结果通过CAN总线发送到中间控制板，并最终发送至计算机。有益效果是该系统激励信号的扫频范围为10KHz～10MHz，既可利用FPGA的现场可编程性作灵活的信号发生器，亦可利用DSP对同步采集到的各通道信号进行实时的补偿，以抵消对有效信号的影响，确保了实时性和可靠性。

【技术实现步骤摘要】
基于CAN总线的生物电阻抗成像系统硬件电路系统
本专利技术涉及一种电学成像技术，尤其是一种应用于生物电阻抗成像的扫频硬件电路系统。
技术介绍
电阻抗成像技术(ElectricalImpedanceTomography，EIT)是当今生物医学工程学热门研究课题之一。它是继形态、结构成像之后，于近20年出现的新一代无损伤功能成像技术。EIT是借助置于体表的激励电极向被测对象施加微小的交变电流或电压信号，同时通过测量电极检测组织表面的电压或电流信号，由所测信号计算出相应的电阻抗及其变化，然后根据不同的应用目的，提取与人体生理、病理状态相关的组织或器官的电特性信息，不但反映了解剖学结构，更重要的是可望给出功能性图像结果。EIT不使用核素或射线，对人体无害，可多次测量，重复使用，且成本低廉，操作简便，不要求特殊的工作环境，成为可作为长期、连续监护而不会给患者造成损伤或带来不适的医院监护设备，具有广泛的应用前景。医学研究表明，人体组织阻抗的实部和虚部均包含着丰富的生理和病理信息。实部在低频段即可提取，而虚部在低频段不易提取，其大小随激励频率的提高而增强。因此，拓展系统的扫频范围，可获取更加丰富的阻抗分布信息。然而,当频带超过1MHz时，旁路阻抗的存在会破坏测量到的有用信号，因此如何补偿旁路阻抗在高频段时带来的影响，是电路设计的关键。目前国际上应用于生物医学的电阻抗成像系统扫频范围大都局限在100KHz，AlexHartov等研制出10K～1MHz带宽的EIT系统，应用于乳腺组织的病理检测。综上，研发具有高频段扫频的生物电阻抗成像系统是很有必要的。
技术实现思路
为了克服上述现有技术的不足，本专利技术提供一种基于CAN总线的生物电阻抗成像系统硬件电路系统，该电路由中间控制板和数据采集板构成。中间控制板为各数据采集板提供统一的时钟节拍信号，数据采集板中由FPGA构成的双口RAM的B口在该时钟节拍下，使各通道激励信号与采样信号分别保持严格同步，提供频率范围10K～10MHz的扫频信号。为达到上述目的，本专利技术采用的技术方案是提供一种基于CAN总线的生物电阻抗成像系统硬件电路系统，该硬件电路通过计算机进行成像，并利用CAN总线进行数据传输，其中：该硬件电路包括含有一块中间控制板和多块数据采集板，所述中间控制板通过串口连接电缆连接到计算机，接收计算机发出的指令，中间控制板通过CAN总线与多块数据采集板连接，通过屏蔽电缆与数据采集板相连，将中间控制板输出统一的可编程时钟信号输入多个数据采集板；所述多块数据采集板采用DSP+FPGA结构，DSP作为控制核心，通过DSP外部中断，获取4片16位模数转换器采集到的数据，并对采集到的数据进行数字相敏解调，将解调结果经过DSP控制核心校正后，通过CAN总线发送到中间控制板，并最终发送至计算机；FPGA的程序中包含一个256字容量的双口RAMIP核，所述DSP通过16位数据总线、8位的地址总线和CAN控制总线向FPGA的双口RAM的A口写激励波形以及模数转换器数据采集启动的组合数据，双口RAM的A口的时钟信号连接所述DSP的外部接口输出时钟XCLKOUT，FPG的A双口RAM的B口的0～13位连接数模转换器AD9754数据端，双口RAM的B口的时钟输入端接所述的中间控制板输出的时钟信号。本专利技术的有益效果是由于中间控制板为各数据采集板提供统一的0～80MHz的可编程时钟信号，使扫频范围达到10K～10MHz，且激励与采集保持严格同步。并且，由于利用了DSP强大的信号处理功能，补偿高频段旁路阻抗对有效信号的影响，使得在高频段获得较显著的虚部信息成为现实。通过数据采集板上的四片模数转换器，采集的数据，经过数字相敏解调后的结果。通过结果显示，解调的结果很稳定，通过实验验证，达到了预期的效果。该系统激励信号的扫频范围为10KHz～10MHz，既可利用FPGA的现场可编程性作灵活的信号发生器，亦可利用DSP对同步采集到的各通道信号进行实时的补偿，以抵消对有效信号的影响，确保了实时性和可靠性。附图说明图1为本专利技术的硬件电路原理框图；图2为本专利技术的硬件电路中间控制板原理框图；图3为本专利技术的硬件电路数据采集板原理框图；图4-1至图4-4为本专利技术数据采集板四个模数转换器采集的数据经数字相敏解调后的结果。具体实施方式下面结合附图以及实施例对本专利技术的基于CAN总线的生物电阻抗成像系统硬件电路系统作进一步说明。本专利技术的基于CAN总线的生物电阻抗成像系统硬件电路系统由中间控制板+数据采集板构成。中间控制板1以一片德州仪器公司生产的数字信号处理器TMS320F2812为控制核心，外扩一片MAX3232，采用串口接收来自上位机发来的指令；采用数字合成器AD9852产生频率范围在0～80MHz的时钟信号。系统框图如图1所示，中间控制板1电路原理图如图2所示，数据采集板原理图如图3所示。数据采集板2采用DSP+FPGA结构，以TMS320F2812为控制核心。FPGA选用赛灵思XC3S250E，调用双口RAMIP核。由DSP产生15位的ADC启动信号+激励波形信号的混合信号，通过三总线写入双口RAM中。双口RAM的B口在中间控制板提供的统一时钟节拍下，输出数据至14位数模转换器AD9754；另，输出的最高位控制启动模数转换器。这样，各个通道在统一时钟节拍下，实现同步的激励和采样。每个电极经过一隔直电容后，经过一个100欧姆的精密电阻。电阻两端各由一个16位模数转换器AD7677采样电压信号。每个数据采集板2采集两个电极通道。TMS320F2812利用ECAN模块将处理好的数据通过CAN总线发送给中间控制板1。图2所示原理图中，中间控制板1以32位定点DSP芯片TMS320F2812为控制核心，外扩一片MAX3232，采用串口与上位机通信。电路采用TMS320F2812的XINTF外部扩展接口与数字合成器AD9852通过典型的三总线连接；因为电路只使用AD9852的可编程时钟发生器功能，因此，为了降低功耗，只开启数模转换器和比较器，使功耗最小化；采用工作模式0。采用一片SN65LVDS108作缓冲器驱动时钟信号向数据采集板2的传输。外扩一片SN65HVD230----CAN总线驱动器，与数据采集板2通过CAN总线进行数据通信。上电后，首先进行串口、ECAN接口、XINTF接口以及数字合成器AD9852的初始化，并关闭时钟输出。串口接收中断中接到上位机发来的启动采集命令后，通过CAN总线向数据采集板2发送频率字，通过XINTF三总线结构向AD9852写频率控制字，向各个数据采集板2提供统一的时钟信号，该时钟信号范围为0～80MHz。中间控制板1在检测到数据采集板2通过CAN总线发送上来的数据后，首先转存数据，然后向AD9852写频率为零的控制字，使时钟输出为0，禁止数据采集板2的激励和采集，然后通过CAN总线通知数据采集板2开中断以及使能双口RAM的数据输出，最后向上位机发送采集到的数据。电源采用一片TPS767D318为中间控制板1供电，分为3.3V和1.8V两路输出，每路输出电流最大1.0A。TMS320F2812在150MHz工作频率，所有外设均启用的情况下，根据数据手册，最大需要355mA，而AD985本文档来自技高网...

【技术保护点】
一种基于CAN总线的生物电阻抗成像系统硬件电路系统，该硬件电路通过计算机进行成像，并利用CAN总线进行数据传输，其特征是：该硬件电路包括含有一块中间控制板(1)和多块数据采集板(2)，所述中间控制板(1)通过串口连接电缆连接到计算机，接收计算机发出的指令，中间控制板(1)通过CAN总线与多块数据采集板(2)连接，通过屏蔽电缆与数据采集板(2)相连，将中间控制板(1)输出统一的可编程时钟信号输入多个数据采集板(2)；所述多块数据采集板(2)采用DSP+FPGA结构，DSP作为控制核心，通过DSP外部中断，获取4片16位模数转换器采集到的数据，并对采集到的数据进行数字相敏解调，将解调结果经过DSP控制核心校正后，通过CAN总线发送到中间控制板(1)，并最终发送至计算机；FPGA的程序中包含一个256字容量的双口RAM IP核，所述DSP通过16位数据总线、8位的地址总线和CAN控制总线向FPGA的双口RAM的A口写激励波形以及模数转换器数据采集启动的组合数据，双口RAM的A口的时钟信号连接所述DSP的外部接口输出时钟XCLKOUT，FPG的A双口RAM的B口的0～13位连接数模转换器AD9754数据端，双口RAM的B口的时钟输入端接所述的中间控制板(1)输出的时钟信号。...

【技术特征摘要】
1.一种基于CAN总线的生物电阻抗成像系统硬件电路系统，该硬件电路通过计算机进行成像，并利用CAN总线进行数据传输，其特征是：该硬件电路包括一块中间控制板(1)和多块数据采集板(2)，所述中间控制板(1)通过串口连接电缆连接到计算机，接收计算机发出的指令，中间控制板(1)通过CAN总线与多块数据采集板(2)连接，通过屏蔽电缆与数据采集板(2)相连，将中间控制板(1)输出统一的可编程时钟信号输入多个数据采集板(2)；所述多块数据采集板(2)采用DSP+FPGA结构，DSP作为控制核心，通过DSP外部中断，获取4片16位模数转换器采集到的数据，并对采集到的数据进行数字相敏解调，将解调结果经过DSP控制核心校正后，通过CAN总线发送到中间控制板(1)，并最终发送至计算机；FPGA中包含一个256字容量的双口RAMIP核，所述DSP通过16位数据总线、8位的地址总线和CAN控制总线向FPGA的双口RAM的A口写激励波形以及模数转换器数据采集启动的组合数据，双口RAM的A口的时钟信号连接所述DSP的外部接口输出时钟XCLKOUT，双口RAM的B口的0～13位数据端连接数模转换器AD9754数据端，双口RAM的B口的时钟输入端接所述的中间控制板(1)输出的时钟信号。2.根据权利要求1所述的基于CAN总线的生物电阻抗成像系统硬件电路系统，其特征是：所述中间控制板(1)选用数字频率合成器AD9852，并通过缓冲器SN65LVDS108，给各数据...

【专利技术属性】
技术研发人员：侯海岭，王化祥，陈晓艳，
申请(专利权)人：天津大学，
类型：发明
国别省市：天津;12