存储控制装置、存储装置、信息处理系统和存储控制方法制造方法及图纸

本发明专利技术公开了存储控制装置、存储装置、信息处理系统和存储控制方法。该存储控制装置，包括：检测单元，检测用于存储单元阵列中执行仅执行来自第一操作和第二操作中的第一操作的第一重写处理的第一定时，在所述存储单元阵列中，各个位通过所述第一操作过渡到第一存储状态并通过所述第二操作过渡到第二存储状态；以及请求单元，当检测到所述第一定时时，对所述存储单元阵列作出第一重写处理的请求。

【技术实现步骤摘要】
存储控制装置、存储装置、信息处理系统和存储控制方法相关专利申请的交叉引用本专利申请要求于2013年8月19日提交的日本在先专利申请JP2013-169503的权益，其全部内容以引用方式并入本文。
本技术涉及存储控制装置。本技术具体涉及存储控制装置、存储装置、和用于非易失性存储器的信息处理系统、其处理方法、以及通过计算机执行该方法的程序。
技术介绍
动态随机存取存储器(DRAM)等被用作信息处理系统中的工作存储器。通常，DRAM是易失性存储器，并且在电源的供给停止时存储在其中的内容丢失。与此同时，近年来，非易失性存储器(NVM)已被使用。非易失性存储器大致分为对应于使用大尺寸(largesize)的单位的数据存取的闪速存储器和能够用小单位执行快速随机存取的非易失性随机存取存储器(NVRAM)。在本文中，NAND类型的闪速存储器被用作闪速存储器的代表例。同时，电阻式RAM(ReRAM)、相变RAM(PCRAM)、磁阻式RAM(MRAM)等被用作非易失性随机存取存储器。一般来讲，在非易失性存储器中，通过对存储单元施加电压，数据被读出。当数据读出时，存储单元接收由电压引起的应力。通过重复数据的读出，即反复对存储单元施加由电压引起的应力，写入的数据可能被破坏，并且可能从存储单元读出错误的值。对此，已经提出一种在从读出的数据中检测到错误时利用错误校正码执行数据的校正并且将所校正的数据重写到非易失性存储器中从而防止数据破坏的技术(例如，参见日本未经审查的专利申请公开号06-110793)。
技术实现思路
在现有技术中，通过将校正后的数据重写到非易失性存储器中，即所谓的刷新处理来防止数据损坏。然而，在现有技术中，对属于至少相同的物理页的所有存储单元执行清除(removal，消去)和写入，该所有单元包括其中产生错误的存储单元。其中数据的重写并不必要的存储单元中的数据清除和写入可能是处理所花费长时间的原因。另外，其中数据的重写并不必要的存储单元中的数据清除和写入可能是施加到存储单元的应力增多和非易失性存储器的使用寿命短的原因。在本技术中，期望简化对存储器执行重写的处理。根据本技术的第一实施方式，提供一种存储控制装置或存储控制方法，包括：检测单元，其检测用于在存储单元阵列中执行仅执行来自第一操作和第二操作中的第一操作的第一重写处理的第一定时，其中在存储单元阵列中，各个位通过第一操作过渡到第一存储状态，并且通过第二操作过渡到第二存储状态；以及请求单元，当检测到第一定时时，对存储单元阵列作出第一重写处理的请求。因此，当存在应当处于第一存储状态的位发生大量的劣化时，例如，通过利用仅执行第一操作的重写处理，对存储单元阵列的重写处理被简化。在第一实施方式中，当通过将应当处于所述第一存储状态的位读出为处于所述第二状态的位而获得的位数多于预定的位数时，检测单元可检测到第一定时。因此，例如，重写处理根据应当处于劣化的第一存储状态的位的错误数而被切换。在这种情况下，当在存储单元阵列中检测到的错误数多于预定的错误数时，检测单元可开始进行第一定时的检测。在第一实施方式中，检测单元可比较当预定的数据被写入存储单元阵列中时处于第二存储状态的位的数量和当从存储单元阵列读出写入的预定数据时处于第二存储状态的位的数量，并且当数据被读出时处于第二存储状态的位的数量更多时，检测到第一定时。因此，重写处理根据在写入之前和之后处于第二存储状态的位的数量而被切换。在这种情况下，当数据被写入时处于第二存储状态的位的数量与当数据被读出时处于第二存储状态的位的数量之间的差值大于预定数值时，检测单元可开始进行第一定时的检测。在第一实施方式中，存储控制装置还可包括信息管理单元，其记录针对与储器单元阵列相关的每个物理地址的读取次数，其中当读取次数达到预定的次数时，检测单元可检测到物理地址的第一定时。因此，重写处理根据读取次数而被切换。在这种情况下，在对存储单元阵列作出执行第一操作和第二操作的重写处理的请求之后，信息管理单元还可以记录存储单元的电源已被打开的次数，并且当电源已被打开的次数达到预定的次数时，检测单元可对存储单元阵列作出执行第一操作和第二操作的重写处理的请求。在第一实施方式中，检测单元在用于执行从存储单元阵列读出的读取命令执行期间，可执行第一定时的检测。在第一实施方式中，在用于存取存储单元阵列的命令未被执行的状态下，检测单元自发地执行对第一定时的检测。因此，存储控制装置在自发定时执行重写处理。在第一实施方式中，当在存储单元阵列中执行第一重写处理之后已经经过预定的时间段时，检测单元可检测到第一定时。因此，重写处理是根据从重写处理被执行时的最后时间点起所经过的时间而执行的。在第一实施方式中，检测单元还可检测用于执行即进行第一操作也进行第二操作的第二重写处理的第二定时，并且当检测到第二定时时，请求单元可对存储单元阵列作出第二重写处理的请求。因此，当第一重写处理不充足时，第二重写处理被执行。根据本技术的第二实施方式，提供一种存储装置，其包括：存储单元阵列，其中各个位通过第一操作过渡成第一存储状态，并且通过第二操作过渡成第二存储状态；检测单元，其检测用于在存储单元阵列中执行仅执行来自第一操作和第二操作中的第一操作的第一重写处理的第一定时；以及请求单元，当检测到第一定时时，对存储单元阵列作出第一重写处理的请求。因此，当应当处于第一存储状态的位发生显著的劣化时，例如，通过利用仅执行第一操作的重写处理，对存储单元阵列的重写处理被简化。在第二实施方式中，存储单元阵列的各个位可由可变电阻元件形成，第一存储状态可以是低电阻状态，第二存储状态可以是高电阻状态，第一操作可以是用于将位过渡成低电阻状态的设置操作，并且第二操作可以是用于将位过渡成高电阻状态的复位操作。根据本技术的第三实施方式，提供一种信息处理系统，其包括：存储单元阵列，其中各个位通过第一操作过渡成第一存储状态，并且通过第二操作过渡成第二存储状态；主机，其对存储单元阵列发出读取命令；检测单元，其检测与读取指令的执行有关的、用于执行仅执行来自第一操作和第二操作中的第一操作的第一重写处理的第一定时；以及请求单元，当检测到第一定时时，其对存储单元阵列作出第一重写处理的请求。因此，与主机发出到存储单元阵列的读取命令的执行有关的，当应当处于第一存储状态的位发生显著的劣化时，例如，通过利用仅执行第一操作的重写处理，使得存储单元阵列的重写处理被简化。根据本技术的实施方式，获得存储器执行重写的处理被简化的优异效果。附图说明图1是示出根据本技术的实施方式的信息处理系统的构造例的示意图；图2是示出根据本技术的实施方式的存储器的构造例的示意图；图3是示出根据本技术的实施方式的存储单元阵列的结构的实施例的示意图；图4是示出根据本技术的实施方式的存储单元的电路实施例的示意图；图5是示出根据本技术的实施方式的处于存储单元的正常状态下的电阻分布的示意图；图6是示出根据本技术的实施方式的存储单元的变化的电阻分布的示意图；图7是示出根据本技术的实施方式的存储单元阵列中所存储的数据的结构的实施例的示意图；图8是示出根据本技术的实施方式的存储单元阵列中所存储的物理页的结构的实施例的示意图；图9是示出根据本技术的实施方式的保持在缓冲区中的各缓冲器的实施例的示意本文档来自技高网...

【技术保护点】
一种存储控制装置，包括：检测单元，检测用于在存储单元阵列中执行第一重写处理的第一定时，所述第一重写处理仅执行第一操作和第二操作中的所述第一操作，在所述存储单元阵列中，各个位通过所述第一操作过渡到第一存储状态并且通过所述第二操作过渡到第二存储状态；以及请求单元，当检测到所述第一定时时，对所述存储单元阵列作出所述第一重写处理的请求。

【技术特征摘要】
2013.08.19 JP 2013-1695031.一种存储控制装置，包括：检测单元，检测用于在存储单元阵列中执行第一重写处理的第一定时，所述第一重写处理仅执行第一操作和第二操作中的所述第一操作，在所述存储单元阵列中，各个位通过所述第一操作过渡到第一存储状态并且通过所述第二操作过渡到第二存储状态；以及请求单元，当检测到所述第一定时时，对所述存储单元阵列作出所述第一重写处理的请求，其中，当将应当处于所述第一存储状态的位读出为处于所述第二存储状态的位而获得的位数大于预定的位数时，所述检测单元检测所述第一定时。2.根据权利要求1所述的存储控制装置，其中，当在所述存储单元阵列中检测到的错误的数量大于预定的错误数量时，所述检测单元开始所述第一定时的检测。3.根据权利要求1所述的存储控制装置，进一步包括：信息管理单元，记录针对与所述存储单元阵列有关的各物理地址的读取次数，其中，所述检测单元在所述读取次数达到预定的次数时检测针对所述物理地址的所述第一定时。4.根据权利要求3所述的存储控制装置，其中，在对所述存储单元阵列作出执行所述第一操作和所述第二操作两者的重写处理的请求之后，所述信息管理单元还记录所述存储单元的电源已被打开的次数，并且当所述电源已被打开的次数达到预定的次数时，所述检测单元对所述存储单元阵列作出执行所述第一操作和所述第二操作两者的所述重写处理的请求。5.根据权利要求1所述的存储控制装置，其中，在用于从所述存储单元阵列执行读出的读取命令的执行期间，所述检测单元执行所述第一定时的检测。6.根据权利要求1所述的存储控制装置，其中，在用于访问所述存储单元阵列的命令未被执行的状态下，所述检测单元自发地执行所述第一定时的检测。7.根据权利要求1所述的存储控制装置，其中，在所述存储单元阵列中执行第一重写处理之后已经逝去预定的时间段时，所述检测单元检测所述第一定时。8.根据权利要求1所述的存储控制装置，其中，所述检测单元进一步检测用于执行第二重写处理的第二定时，所述第二重写处理执行所述第一操作和所述第二操作两者，并且当检测到所述第二定时时，所述请求单元对所述存储单元阵列作出所述第二重写处理的请求。9.一种存储控制装置，包括：检测单元，检测用于在存储单元阵列中执行第一重写处理的第一定时，所述第一重写处理仅执行第一操作和第二操作中的所述第一操作，在所述存储单元阵列中，各个位通过所述第一操作过渡到第一存储状态并且通过所述第二操作过渡到第二存储状态；以及请求单元，当检测到所述第一定时时，...

【专利技术属性】
技术研发人员：大久保英明，中西健一，藤波靖，阪井塁，
申请(专利权)人：索尼公司，
类型：发明
国别省市：日本;JP