本发明专利技术涉及一种用于借助首要时钟信号(202)对次要时钟信号(204)的时钟故障进行监测的数字探测电路(100)，该数字探测电路包括具有时钟输入端(108)、数据输入端(106)、Q输出端(110)以及复位输入端(112)的触发器(102)，并且还包括具有时钟输入端(114)、复位输入端(128)以及计数值输出端(116)的n比特计数器(104)。根据本发明专利技术的数字探测电路将避免达到亚稳定状态并且还检测在一个周期时间内次要时钟信号(204)的多次状态变化，因此适于操作安全相关的组件，这些组件也能够被用于核电站中。为此，触发器(102)与n比特计数器(104)彼此通电接通，并且其中n≥2，在n比特计数器(104)的时钟输入端(114)处施加首要时钟信号(202)，在触发器(102)的时钟输入端(108)处施加次要时钟信号(204)，在触发器(102)的数据输入端(106)上施加常量信号，触发器(102)的Q输出端(110)与n比特计数器(104)的复位输入端(128)相连，并且n比特计数器(104)的计数值输出端(116)通过连接其间的逻辑门电路(122)与触发器(102)的复位输入端(112)相连。
【技术实现步骤摘要】
【国外来华专利技术】用于借助首要时钟信号监测次要时钟信号的时钟故障的数字探测电路本专利技术涉及一种用于借助首要时钟信号对次要时钟信号的时钟故障进行监测的数字探测电路，该数字探测电路包括触发器，该触发器具有-时钟输入端，-数据输入端，-Q输出端以及-复位输入端；并且该数字探测电路包括n比特计数器，n比特计数器具有-时钟输入端，-复位输入端，以及-数值输出端。不同的时钟信号能够在相同时钟频率下彼此相位偏移且相互间是异步的。为了要获取和探测与首要时钟信号(也称作系统时钟)异步偏移的次要时钟信号(也称作异步信号)，能够例如使用触发器。触发器通常是可拥有两个稳定状态并且能够存储大小为1比特的数据的电子电路，其中触发器被多次用作时序电路的基础组件。在时钟控制的触发器中，触发器只在某个时间点对输入信号做出响应，当输入信号只在某个时间段稳定施加时，这尤其是有用的。在此常常使用时钟信号，其在有规律的时间间隔内切断或接通触发器的控制输入端，使得在此情况下也称为时钟或者时钟输入端。因此在使用D触发器时规定,将首要时钟信号施加到时钟输入端(也简称C输入端)并且将异步信号(次要时钟信号)施加到数据输入端(也简称D输入端)。异步输入信号在切断控制输入端时被传输或接通到Q输出端。通常来说触发器在其中是由时钟边沿触发的(英语：边沿触发的)，使得例如时钟上升沿触发状态变化，其中时钟频率对应于探测频率(首要时钟信号的频率)。两个时钟上升沿之间间隔的时间通常表示为循环时间。在所述过程中，在D触发器中存在多种能够导致故障的情况并且对其如下述进行区分：一方面通过首要时钟信号的时钟频率来固定设置探测频率，使得只在异步信号的电平不同于探测时间点时，才检测得到异步信号的电平转换过程。因此将例如检测不到低电平(“0”)状态至高电平(“1”)状态的转换过程。换句话说，当异步信号的两次状态变化在一个周期时间内进行时，在此期间的状态变化不传输到Q输出端。除了这一首先取决于异步系统的时钟频率的缺陷之外，还存在其它问题。当异步信号在时钟信号的上升沿阶段从“0”变化到“1”时，在触发器中出现亚稳定状态，以至于未对触发器的状态以及由此的Q输出端上的数值加以限定。在经过同样未加限定的或者未知的时间之后触发器能够从未加限定的状态重新达到限定状态,其中这并不是真正正确的状态，如必须为“0”或者“1”的状态。另一方面,该亚稳定状态可能会不定时长地持续下去。从而在两种情况下，均可能在接下来的系统中出现严重的故障。通过串联连接多个同步时钟探测触发器原则上能够提高亚稳定状态的出现机率。在串联连接D触发器时能够例如将首要时钟信号施加到每个触发器的C输入端上。异步信号施加到第一触发器的D输入端上，其中该信号的Q输出端将与下一个、第二触发器的D输入端相连。此后将该第二触发器的Q输出端重新与接下来的触发器的D输入端相连，以此类推。在一个核电站中特别是用在监测时钟信号并将时钟信号整合到安全相关的组件中时存在这样的触发器及该触发器的电接通过程，该组件被设计成多次冗余的并由此也具有能够源自不同时钟发生器的冗余时钟信号。因此在反应堆压力容器中通常要监测控制杆及其位置。该控制杆吸收尤其是中子并且因而用于在核反应堆中控制燃料棒的中子通量。为了要避免在核衰变过程中出现连锁反应并且因此中止核放射性，通常将该控制杆完全插入燃料棒中。为了要确定该控制杆的尤其有关安全的位置，在许多情况下存在一种方法应用，其中多个初级侧线圈基于具有交流电压的不同强度的控制杆位置而产生多个次级侧线圈。该交流电压或者说正弦电压为了要激励线圈将分别借助相应的发生器由时钟信号形成。所有线圈应尽可能由正弦电压以相同频率和相位进行激励。因此单个时钟信号的同步化过程是尤为重要的，以便在结果中使测量系统达到很高的稳定性。在此情况下，交流电压的频率可以用作控制触发器的时钟频率，其中杆位置测量系统中单个组件的每个时钟频率应被完全同步化。因为尤其由于时钟发生器的制造公差，每个组件利用自身的、与其它组件稍稍偏差的时钟频率工作，必须与用于系统时钟、通过首要时钟信号来表示的相位无关地对每个组件的待监测时钟信号的信号转换过程加以检测，使得能够利用其它电路组件来产生同步性。尽管通过上述同步时钟触发器的串联连接降低了亚稳定状态的出现几率，时钟可以预见的是，会在例如核电站的有关安全的区域内因触发器中达到亚稳定状态而导致严重的系统故障。还可能发生的是，在一个周期时间内未知状态变化也将导致严重的故障。因此本专利技术的任务在于，提供一种上述类型的探测电路，该探测电路一方面避免达到亚稳定状态，而另一方面也在一个周期时间内可靠地检测次要时钟信号的短暂状态变化，并因此适用于驱动同样能够用于核电站的安全相关的组件。该任务将根据本专利技术得以解决，其中所述触发器与所述n比特计数器彼此电接通，其中n≥2，在所述n比特计数器的时钟输入端上施加所述首要时钟信号，在所述触发器的时钟输入端上施加所述次要时钟信号，在所述触发器的数据输入端上施加常量信号，所述触发器的Q输出端与所述n比特计数器的复位输入端相连，并且所述n比特计数器的数值输出端通过连接其间的逻辑门电路与所述触发器的复位输入端相连。有利的实施方式是从属权利要求的主题。本专利技术是基于以下来考虑的，即：一种触发器，例如一种D触发器，该D触发器在许多情况下用于所述类型应用的数字探测电路，并在待监测异步时钟信号的边沿与系统时钟的边沿一致时达到一种不期望达到的亚稳定状态。虽然同步时钟D触发器的串联连接降低了出现几率，但却没有改变基础问题，因而将寻求替代方案。为了要避免使用过多的触发器和所属的组件，还认识到，相对于同步时钟D触发器的大致串联，反馈耦合机构能够具有积极的作用。其中出人意料地认识到，所述首要时钟信号和所述次要时钟信号能够被馈送至分开的组件(例如单独的触发器)中，这些组件相互接通，使得异步系统与同步系统之间的功能性分离通过使用不同的组件来实现。其中还认识到，还能够使用另一个触发器，直至该触发器与另一个布置在下游的组件(例如n比特计数器(n-Bit-Counter))不再接通并且具有复位输入端，通过该复位输入端将从同步系统向异步系统提供反馈耦合机构。通过对在所述n比特计数器的时钟输入端上施加的所述反转信号(首要时钟信号)进行计数和监测能够记录是否暂时在所述触发器的数据输入端施加信号，该信号被传输到所述n比特计数器的(异步)复位输入端并且在所述n比特计数器中对所述计数值进行复位。另外还示出的是，可在所述触发器的时钟输入端上施加所述异步信号(次要时钟信号)(通常在该时钟输入端施加首要时钟信号)，并且可在所述触发器的数据输入端上施加常量信号，使得将所述常量信号的电平传输到所述Q输出端以及转发到所述异步系统上，与此同时出现例如所述同步信号的时钟上升沿。其中，通过借助逻辑门电路适当地反馈耦合至所述触发器的(异步)复位输入端，所述n比特计数器的计数值(位于数值输出端上)能够复位所述触发器和由此能够复位该触发器的Q输出端。一旦所述n比特计数器重新通过所述首要时钟信号的上升沿递增的话，则能够再次检测所述次要时钟信号的沿。因此，在所述同步系统中能够通过所述n比特计数器实现与所述首要时钟信号的平衡，其中所述首要时钟信号触发所述被复位的计数过程，与此同时，施加所述触发器本文档来自技高网...
【技术保护点】
一种用于借助首要时钟信号(202)对次要时钟信号(204)的时钟故障进行监测的数字探测电路(100)，·该数字探测电路包括触发器(102)，该触发器具有‑时钟输入端(108)，‑数据输入端(106)，‑Q输出端(110)，以及‑复位输入端(112)，·并且该数字探测电路包括n比特计数器(104)，该n比特计数器具有‑时钟输入端(114)，‑复位输入端(128)，以及‑数值输出端(116)，其中，所述触发器(102)与所述n比特计数器(104)彼此通电接通，并且其中·n≥2，·在所述n比特计数器(104)的所述时钟输入端(114)上施加所述首要时钟信号(202)，·在所述触发器(102)的所述时钟输入端(108)上施加所述次要时钟信号(204)，·在所述触发器(102)的所述数据输入端(106)上施加常量信号，·所述触发器(102)的所述Q输出端(110)与所述n比特计数器(104)的所述复位输入端(128)相连，并且·所述n比特计数器(104)的所述数值输出端(116)通过连接期间的逻辑门电路(122)与所述触发器(102)的所述复位输入端(112)相连。
【技术特征摘要】
【国外来华专利技术】2012.06.14 DE 102012209971.91.一种用于借助首要时钟信号(202)对次要时钟信号(204)的时钟故障进行监测的数字探测电路(100)，·该数字探测电路包括触发器(102)，该触发器具有-时钟输入端(108)，-数据输入端(106)，-Q输出端(110)，以及-异步复位输入端(112)，·并且该数字探测电路包括n比特计数器(104)，该n比特计数器具有-时钟输入端(114)，-异步复位输入端(128)，以及-数值输出端(116)，其中，所述触发器(102)与所述n比特计数器(104)彼此通电接通，并且其中·n≥2，·在所述n比特计数器(104)的所述时钟输入端(114)上施加所述首要时钟信号(202)，·在所述触发器(102)的所述时钟输入端(108)上施加所述次要时钟信号(204)，·在所述触发器(102)的所述数据输入端(106)上施加常量信号，·所述触发器(102)的所述Q输出端(110)与所述n比特计数器(104)的所述复位输入端(128)相连，并且·所述n比特计数器(104)的所述数值输出端(116)通过连接其间的逻辑门电路(122)和反馈耦合电路(130)以使得对所述n比特计数器(104)的复位将所述触发器(102)复位的方式与所述触发器(102)的所述异步复位输入端(112)相连。2.根据权利要求1所述的探测电路(100)，其中，所述触发器(102)和所述n比特计数器(104)是边沿触发式的。3.根据权利要求2所述的探测电路(100)，其中，所述触发器(102)和所述n比特计数器(104)是单边沿触发式的。4.根据权利要求2所述的探测电路(100)，其中，所述触发器(102)和所述n比特计数器(104)是正边沿触发式的。5.根据权利要求1至4中任一项所述的...
【专利技术属性】
技术研发人员：G·奥尔，B·海涅曼，
申请(专利权)人：阿海珐有限公司，
类型：发明
国别省市：德国;DE
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。