一种低功耗多米诺三值可逆计数器单元电路制造技术

本发明专利技术公开了一种低功耗多米诺三值可逆计数器单元电路，包括三值绝热多米诺D触发器、三值绝热多米诺正反循环门和三值绝热多米诺T运算电路，通过对可逆计数器和绝热多米诺电路结构及工作原理的研究，首先以开关信号理论为指导设计具有置位复位功能的三值绝热多米诺D触发器、然后设计三值绝热多米诺正反循环门电路与三值绝热多米诺T运算电路来实现可逆计数器单元；优点是实现了多值逻辑、绝热技术与多米诺电路的结合，进一步实现可逆计数器单元功能，该计数器具有正确的逻辑功能和明显的低功耗特性，结构相对简单，为设计低功耗的三值多位可逆计数器打下了基础。

【技术实现步骤摘要】
一种低功耗多米诺三值可逆计数器单元电路
本专利技术涉及一种可逆计数器单元，尤其是涉及一种低功耗多米诺三值可逆计数器单元电路。
技术介绍
集成电路的飞速发展必定碰到面积、连线等瓶颈，多值逻辑为解决这些问题开辟了一种有效途径。与传统二值电路相比，使用多值信号的电路能提高空间与时间利用率，并且能成倍增加数据处理能力。计数器是构成数字系统的重要部分，其中可逆计数器是一种可用来脉冲计数的计数电路，可以实现加法和减法计数，常用作数字系统的分频、定时和执行数字运算以及其它特定的逻辑功能，除此之外还可以用于反复进退运动的场合，被广泛应用于电路设计中。对多值可逆计数器的研究可进一步丰富多值数字系统，提高数字系统信息处理密度和速度。多米诺电路相较于静态CMOS电路的优势在于面积和速度。但普通多米诺电路采用直流电源供电，能量总是以不可逆转的形式消耗，而改变能量转换方式的能量恢复型多米诺电路能实现能量的重复利用，在预充电阶段通过电荷对节点电容预充电，在求值阶段回收电荷至交流脉冲电源实现能量恢复，使电路表现为低功耗特性。鉴此，利用多值逻辑和绝热多米诺电路，设计三值绝热多米诺D触发器和三值绝热多米诺正反循环门，结合三值绝热多米诺T运算来实现低功耗多米诺三值可逆计数器单元电路，结合进位借位电路可以进一步实现多位可逆计数器,对低功耗集成电路的发展具有重大意义。
技术实现思路
本专利技术所要解决的技术问题是提供一种低功耗多米诺三值可逆计数器单元电路，该可逆计数器单元电路采用三值绝热多米诺D触发器、三值绝热多米诺正反循环门和三值绝热多米诺T运算电路实现可逆计数功能，并且具有明显的低功耗特性，为设计低功耗的三值多位可逆计数器打下了基础。本专利技术解决上述技术问题所采用的技术方案为：一种低功耗多米诺三值可逆计数器单元电路，包括三值绝热多米诺D触发器、三值绝热多米诺正反循环门和三值绝热多米诺T运算电路；所述的三值绝热多米诺D触发器具有信号输入端、复位端、置位端、反相置位端、信号输出端、第一时钟信号输入端、第二时钟信号输入端和第三时钟信号输入端，所述的三值绝热多米诺D触发器的第一时钟信号输入端接入第一时钟信号，所述的三值绝热多米诺D触发器的第二时钟信号输入端接入第二时钟信号，所述的三值绝热多米诺D触发器的第三时钟信号输入端接入第三时钟信号，所述的第一时钟信号和所述的第二时钟信号的幅值电平对应逻辑2，所述的第一时钟信号和所述的第二时钟信号的相位相差180度，所述的第三时钟信号的幅值电平对应逻辑1，所述的第三时钟信号的相位与所述的第二时钟信号的相位相同；所述的三值绝热多米诺正反循环门具有信号输入端、借位端、进位端、第一输出端、第二输出端、第一时钟信号输入端、第二时钟信号输入端和第三时钟信号输入端，所述的三值绝热多米诺正反循环门的第一时钟信号输入端接入所述的第一时钟信号，所述的三值绝热多米诺正反循环门的第二时钟信号输入端接入所述的第二时钟信号，所述的三值绝热多米诺正反循环门的第三时钟信号输入端接入所述的第三时钟信号；所述的三值绝热多米诺T运算电路包括第一信号输入端、第二信号输入端、第三信号输入端、选择信号输入端、信号输出端、第一时钟信号输入端和第二时钟信号输入端，所述的三值绝热多米诺T运算电路的第一时钟信号输入端接入所述的第一时钟信号，所述的三值绝热多米诺T运算电路的第二时钟信号输入端接入所述的第二时钟信号；所述的三值绝热多米诺正反循环门的借位端为所述的三值绝热多米诺计数器单元的借位端，所述的三值绝热多米诺正反循环门的进位端为所述的三值绝热多米诺计数器单元的进位端，所述的三值绝热多米诺正反循环门的第一输出端与所述的三值绝热多米诺T运算电路的第一信号输入端连接，所述的三值绝热多米诺正反循环门的第二输出端与所述的三值绝热多米诺T运算电路的第三信号输入端连接，所述的三值绝热多米诺T运算电路的信号输出端与所述的三值绝热多米诺D触发器的信号输入端连接，所述的三值绝热多米诺正反循环门的信号输入端与所述的三值绝热多米诺D触发器的信号输出端连接且两者的公共连接端为所述的三值绝热多米诺计数器单元的信号输出端，所述的三值绝热多米诺T运算电路的选择信号输入端为所述的三值绝热多米诺计数器单元的选择信号输入端，所述的三值绝热多米诺D触发器的复位端为所述的三值绝热多米诺计数器单元的复位端，所述的三值绝热多米诺D触发器的置位端为所述的三值绝热多米诺计数器单元的置位端，所述的三值绝热多米诺D触发器的反相置位端为所述的三值绝热多米诺计数器单元的反相置位端。所述的三值绝热多米诺D触发器包括第一三值绝热多米诺文字运算电路、逻辑1与逻辑2控制信号产生电路和触发器响应信号输出电路；所述的第一三值绝热多米诺文字运算电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管和第十三NMOS管；所述的第一PMOS管的源极、所述的第二NMOS管的漏极、所述的第二PMOS管的栅极、所述的第三NMOS管的栅极、所述的第四PMOS管的源极、所述的第五NMOS管的漏极、所述的第五PMOS管的栅极、所述的第六NMOS管的栅极、第九NMOS管的源极、第十一NMOS管的源极和第十三NMOS管的源极连接且其公共连接端为所述的第一三值绝热多米诺文字运算电路的第一时钟信号输入端，所述的第一PMOS管的栅极、所述的第二NMOS管的栅极、所述的第二PMOS管的源极、所述的第三NMOS管的漏极、所述的第四PMOS管的栅极、所述的第五NMOS管的栅极、所述的第五PMOS管的源极、所述的第六NMOS管的漏极、第八NMOS管的栅极、第十NMOS管的栅极和第十二NMOS管的栅极连接且其公共连接端为所述的第一三值绝热多米诺文字运算电路的第二时钟信号输入端，所述的第一NMOS管的栅极和所述的第四NMOS管的栅极连接且其公共连接端为所述的第一三值绝热多米诺文字运算电路的信号输入端，所述的第一PMOS管的漏极、所述的第一NMOS管的源极、所述的第三PMOS管的栅极和所述的第十NMOS管的源极连接，所述的第一NMOS管的漏极和所述的第二NMOS管的源极连接，所述的第二PMOS管的漏极和所述的第三PMOS管的源极连接，所述的第三PMOS管的漏极、所述的第三NMOS管的源极和所述的第七NMOS管的源极连接，所述的第四PMOS管的漏极、所述的第四NMOS管的源极、所述的第六PMOS管的栅极和所述的第七NMOS管的栅极连接，所述的第四NMOS管的漏极和所述的第五NMOS管的源极连接，所述的第五PMOS管的漏极和所述的第六PMOS管的源极连接，所述的第六PMOS管的漏极、所述的第六NMOS管的源极和所述的第八NMOS管的源极连接，所述的第八NMOS管的漏极和所述的第九NMOS管的栅极连接，所述的第十NMOS管的漏极和所述的第十一NMOS管的栅极连接，所述的第七NMOS管的漏极和所述的第十二NMOS管的源极连接，所述的第十二NMOS管的漏极和所述的第十三NMOS管的栅极连接，所述的第九NMOS管的漏极为所述的第一三值绝热本文档来自技高网...

【技术保护点】
一种低功耗多米诺三值可逆计数器单元电路，其特征在于包括三值绝热多米诺D触发器、三值绝热多米诺正反循环门和三值绝热多米诺T运算电路；所述的三值绝热多米诺D触发器具有信号输入端、复位端、置位端、反相置位端、信号输出端、第一时钟信号输入端、第二时钟信号输入端和第三时钟信号输入端，所述的三值绝热多米诺D触发器的第一时钟信号输入端接入第一时钟信号，所述的三值绝热多米诺D触发器的第二时钟信号输入端接入第二时钟信号，所述的三值绝热多米诺D触发器的第三时钟信号输入端接入第三时钟信号，所述的第一时钟信号和所述的第二时钟信号的幅值电平对应逻辑2，所述的第一时钟信号和所述的第二时钟信号的相位相差180度，所述的第三时钟信号的幅值电平对应逻辑1，所述的第三时钟信号的相位与所述的第二时钟信号的相位相同；所述的三值绝热多米诺正反循环门具有信号输入端、借位端、进位端、第一输出端、第二输出端、第一时钟信号输入端、第二时钟信号输入端和第三时钟信号输入端，所述的三值绝热多米诺正反循环门的第一时钟信号输入端接入所述的第一时钟信号，所述的三值绝热多米诺正反循环门的第二时钟信号输入端接入所述的第二时钟信号，所述的三值绝热多米诺正反循环门的第三时钟信号输入端接入所述的第三时钟信号；所述的三值绝热多米诺T运算电路包括第一信号输入端、第二信号输入端、第三信号输入端、选择信号输入端、信号输出端、第一时钟信号输入端和第二时钟信号输入端，所述的三值绝热多米诺T运算电路的第一时钟信号输入端接入所述的第一时钟信号，所述的三值绝热多米诺T运算电路的第二时钟信号输入端接入所述的第二时钟信号；所述的三值绝热多米诺正反循环门的借位端为所述的三值绝热多米诺计数器单元的借位端，所述的三值绝热多米诺正反循环门的进位端为所述的三值绝热多米诺计数器单元的进位端，所述的三值绝热多米诺正反循环门的第一输出端与所述的三值绝热多米诺T运算电路的第一信号输入端连接，所述的三值绝热多米诺正反循环门的第二输出端与所述的三值绝热多米诺T运算电路的第三信号输入端连接，所述的三值绝热多米诺T运算电路的信号输出端与所述的三值绝热多米诺D触发器的信号输入端连接，所述的三值绝热多米诺正反循环门的信号输入端与所述的三值绝热多米诺D触发器的信号输出端连接且两者的公共连接端为所述的三值绝热多米诺计数器单元的信号输出端，所述的三值绝热多米诺T运算电路的选择信号输入端为所述的三值绝热多米诺计数器单元的选择信号输入端，所述的三值绝热多米诺D触发器的复位端为所述的三值绝热多米诺计数器单元的复位端，所述的三值绝热多米诺D触发器的置位端为所述的三值绝热多米诺计数器单元的置位端，所述的三值绝热多米诺D触发器的反相置位端为所述的三值绝热多米诺计数器单元的反相置位端。...

【技术特征摘要】
1.一种低功耗多米诺三值可逆计数器单元电路，其特征在于包括三值绝热多米诺D触发器、三值绝热多米诺正反循环门和三值绝热多米诺T运算电路；所述的三值绝热多米诺D触发器具有信号输入端、复位端、置位端、反相置位端、信号输出端、第一时钟信号输入端、第二时钟信号输入端和第三时钟信号输入端，所述的三值绝热多米诺D触发器的第一时钟信号输入端接入第一时钟信号，所述的三值绝热多米诺D触发器的第二时钟信号输入端接入第二时钟信号，所述的三值绝热多米诺D触发器的第三时钟信号输入端接入第三时钟信号，所述的第一时钟信号和所述的第二时钟信号的幅值电平对应逻辑2，所述的第一时钟信号和所述的第二时钟信号的相位相差180度，所述的第三时钟信号的幅值电平对应逻辑1，所述的第三时钟信号的相位与所述的第二时钟信号的相位相同；所述的三值绝热多米诺正反循环门具有信号输入端、借位端、进位端、第一输出端、第二输出端、第一时钟信号输入端、第二时钟信号输入端和第三时钟信号输入端，所述的三值绝热多米诺正反循环门的第一时钟信号输入端接入所述的第一时钟信号，所述的三值绝热多米诺正反循环门的第二时钟信号输入端接入所述的第二时钟信号，所述的三值绝热多米诺正反循环门的第三时钟信号输入端接入所述的第三时钟信号；所述的三值绝热多米诺T运算电路包括第一信号输入端、第二信号输入端、第三信号输入端、选择信号输入端、信号输出端、第一时钟信号输入端和第二时钟信号输入端，所述的三值绝热多米诺T运算电路的第一时钟信号输入端接入所述的第一时钟信号，所述的三值绝热多米诺T运算电路的第二时钟信号输入端接入所述的第二时钟信号；所述的三值绝热多米诺正反循环门的借位端为所述的三值绝热多米诺计数器单元的借位端，所述的三值绝热多米诺正反循环门的进位端为所述的三值绝热多米诺计数器单元的进位端，所述的三值绝热多米诺正反循环门的第一输出端与所述的三值绝热多米诺T运算电路的第一信号输入端连接，所述的三值绝热多米诺正反循环门的第二输出端与所述的三值绝热多米诺T运算电路的第三信号输入端连接，所述的三值绝热多米诺T运算电路的信号输出端与所述的三值绝热多米诺D触发器的信号输入端连接，所述的三值绝热多米诺正反循环门的信号输入端与所述的三值绝热多米诺D触发器的信号输出端连接且两者的公共连接端为所述的三值绝热多米诺计数器单元的信号输出端，所述的三值绝热多米诺T运算电路的选择信号输入端为所述的三值绝热多米诺计数器单元的选择信号输入端，所述的三值绝热多米诺D触发器的复位端为所述的三值绝热多米诺计数器单元的复位端，所述的三值绝热多米诺D触发器的置位端为所述的三值绝热多米诺计数器单元的置位端，所述的三值绝热多米诺D触发器的反相置位端为所述的三值绝热多米诺计数器单元的反相置位端。2.根据权利要求1所述的一种低功耗多米诺三值可逆计数器单元电路，其特征在于所述的三值绝热多米诺D触发器包括第一三值绝热多米诺文字运算电路、逻辑1与逻辑2控制信号产生电路和触发器响应信号输出电路；所述的第一三值绝热多米诺文字运算电路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管和第十三NMOS管；所述的第一PMOS管的源极、所述的第二NMOS管的漏极、所述的第二PMOS管的栅极、所述的第三NMOS管的栅极、所述的第四PMOS管的源极、所述的第五NMOS管的漏极、所述的第五PMOS管的栅极、所述的第六NMOS管的栅极、第九NMOS管的源极、第十一NMOS管的源极和第十三NMOS管的源极连接且其公共连接端为所述的第一三值绝热多米诺文字运算电路的第一时钟信号输入端，所述的第一PMOS管的栅极、所述的第二NMOS管的栅极、所述的第二PMOS管的源极、所述的第三NMOS管的漏极、所述的第四PMOS管的栅极、所述的第五NMOS管的栅极、所述的第五PMOS管的源极、所述的第六NMOS管的漏极、第八NMOS管的栅极、第十NMOS管的栅极和第十二NMOS管的栅极连接且其公共连接端为所述的第一三值绝热多米诺文字运算电路的第二时钟信号输入端，所述的第一NMOS管的栅极和所述的第四NMOS管的栅极连接且其公共连接端为所述的第一三值绝热多米诺文字运算电路的信号输入端，所述的第一PMOS管的漏极、所述的第一NMOS管的源极、所述的第三PMOS管的栅极和所述的第十NMOS管的源极连接，所述的第一NMOS管的漏极和所述的第二NMOS管的源极连接，所述的第二PMOS管的漏极和所述的第三PMOS管的源极连接，所述的第三PMOS管的漏极、所述的第三NMOS管的源极和所述的第七NMOS管的源极连接，所述的第四PMOS管的漏极、所述的第四NMOS管的源极、所述的第六PMOS管的栅极和所述的第七NMOS管的栅极连接，所述的第四NMOS管的漏极和所述的第五NMOS管的源极连接，所述的第五PMOS管的漏极和所述的第六PMOS管的源极连接，所述的第六PMOS管的漏极、所述的第六NMOS管的源极和所述的第八NMOS管的源极连接，所述的第八NMOS管的漏极和所述的第九NMOS管的栅极连接，所述的第十NMOS管的漏极和所述的第十一NMOS管的栅极连接，所述的第七NMOS管的漏极和所述的第十二NMOS管的源极连接，所述的第十二NMOS管的漏极和所述的第十三NMOS管的栅极连接，所述的第九NMOS管的漏极为所述的第一三值绝热多米诺文字运算电路的第三信号输出端；所述的第十一NMOS管的漏极为所述的第一三值绝热多米诺文字运算电路的第一信号输出端，所述的第十三NMOS管的漏极为所述的第一三值绝热多米诺文字运算电路的第二信号输出端；所述的逻辑1与逻辑2控制信号产生电路包括第七PMOS管、第八PMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管、第十七NMOS管、第十八NMOS管、第十九NMOS管和第二十NMOS管；所述的触发器响应信号输出电路包括第九PMOS管、第十PMOS管和第二十一NMOS管；所述的第七PMOS管的源极、所述的第八PMOS管的源极、所述的第二十NMOS管的漏极、所述的第二十一NMOS管的栅极和所述的第一三值绝热多米诺文字运算电路的第一时钟信号输入端连接且其连接端为所述的三值绝热多米诺D触发器的第一时钟信号输入端，所述的第七PMOS管的栅极、所述的第八PMOS管的栅极、所述的第二十NMOS管的栅极、所述的第十PMOS管的源极、所述的第二十一NMOS管的漏极和所述的第一三值绝热多米诺文字运算电路的第二时钟信号输入端连接且其连接端为所述的三值绝热多米诺D触发器的第二时钟信号输入端，所述的第九PMOS管的源极为所述的三值绝热多米诺D触发器的第三时钟信号输入端，所述的第七PMOS管的漏极、所述的第十四NMOS管的源极和所述的第九PMOS管的栅极连接，所述的第八PMOS管的漏极、所述的第十五NMOS管的源极、所述的第十六NMOS管的源极和所述的第十PMOS管的栅极连接，所述的第十四NMOS管的漏极、所述的第十五NMOS管的漏极和所述的第十七NMOS管的源极连接，所述的第十七NMOS管的漏极和所述的第十八NMOS管的源极连接，所述的第十八NMOS管的漏极、所述的第二十NMOS管的源极和所述的第十九NMOS管的漏极连接，所述的第十九NMOS管的源极和所述的第十六NMOS管的漏极连接，所述的第十四NMOS管的栅极和所述的第一三值绝热多米诺文字运算电路的第二信号输出端连接，所述的第十五NMOS管的栅极和所述的第一三值绝热多米诺文字运算电路的第三信号输出端连接，所述的第十六NMOS管的栅极和所述的第十七NMOS管的栅极连接且其连接端为所述的三值绝热多米诺D触发器的复位端，所述的第十八NMOS管的栅极为所述的三值绝热多米诺D触发器的置位端，所述的第十九NMOS管的栅极为所述的三值绝热多米诺D触发器的反相置位端，所述的第九PMOS管的漏极、所述的第十PMOS管的漏极和所述的第二十一NMOS管的源极连接且其连接端为所述的三值绝热多米诺D触发器的信号输出端。3.根据权利要求2所述的一种低功耗多米诺三值可逆计数器单元电路，其特征在于所述的三值绝热多米诺正反循环门包括第二三值绝热多米诺文字运算电路、第三三值绝热多米诺文字运算电路、第四三值绝热多米诺文字运算电路、正循环门逻辑1和逻辑2控制信号产生电路、反循环门逻辑1和逻辑2控制信号产生电路、第一输出电路和第二输出电路，所述的第二三值绝热多米诺文字运算电路的电路结构、所述的第三三值绝热多米...

【专利技术属性】
技术研发人员：汪鹏君，郑雪松，张跃军，
申请(专利权)人：宁波大学，
类型：发明
国别省市：浙江;33