移位寄存器单元、栅极驱动电路和显示器制造技术

一种移位寄存器单元、栅极驱动电路和显示器，移位寄存器包括输入模块、驱动模块、下拉模块和低电平维持模块，低电平维持模块包括第一保持单元、第二保持单元和正负双向极性电位产生单元，正负双向极性电位产生单元用于在移位寄存器单元的非选通阶段产生正负双向极性电位并输出到低电平维持控制端。移位寄存器单元中所有晶体管都不会处于直流应力之下，关键晶体管在一段时间内会处于正、负双极性脉冲应力的偏置之下，从而抑制了关键晶体管的阈值电压漂移，延长了电路的寿命；且使用较少的晶体管和电容就实现了正、负双极性电压偏置，电路设计复杂度低、成品率高。显示器具有较高的可靠性、生产成本低。

【技术实现步骤摘要】
移位寄存器单元、栅极驱动电路和显示器
本申请涉及一种显示器，尤其涉及一种显示器的移位寄存器单元和栅极驱动电路。
技术介绍
有源平板显示已经成为现代显示领域的主流技术。对于有源平板显示器的驱动电路，传统的方法是以外围驱动集成电路的形式采用压封的办法连接到显示面板上的。近年来，集成显示驱动电路逐渐成为平板显示技术的研究热点。所谓集成显示驱动电路是指将栅极驱动电路和数据驱动电路等外围电路以薄膜晶体管（TFT）的形式与像素TFT一起制作于显示面板上。与传统的工艺相比，采用集成显示驱动的方法不仅可以减少外围驱动芯片的数量及其压封程序、降低成本，而且能使得显示器外围更加纤薄，使显示器模组更加紧凑，机械和电学可靠性得以增强。移位寄存器单元是实现栅极驱动电路非常重要的单元电路，基于非晶硅TFT技术的移位寄存器单元得到了广泛的研究。由于非晶硅TFT技术要求的工艺温度低、器件均匀性良好、成本低廉等优势，已成为目前的主流TFT技术，并且非晶硅TFT的迁移率可以满足栅极驱动电路工作频率的要求。但是，非晶硅TFT的稳定性比较差，在长时间的电压应力偏置下容易发生严重的阈值电压漂移现象，导致器件特性退化，严重的影响电路的寿命。在现有的集成移位寄存器单元的设计中，用于输出信号低电平保持的晶体管通常受到较长时间的电压应力，这些晶体管也成为影响移位寄存器单元寿命的关键晶体管。现有的设计通常采用降低电压应力的大小、脉冲电压偏置、减小电压的占空比等方式来减小这些晶体管的阈值电压漂移，从而延长电路的寿命，这些方式在一定程度上能够达到延长电路寿命的目的，一般可以满足小尺寸显示应用的要求。但是，在大、中尺寸面板显示应用中，驱动电路需要在更长时间下处于工作模式，客观上对电路的寿命提出了更为苛刻的要求。因此，如何有效的抑制电路中关键晶体管的阈值电压漂移，增加电路的寿命，是一个极具价值且亟待研究的问题。
技术实现思路
本申请提供一种结构精简、工作寿命长、可靠性高的移位寄存器单元、栅极驱动电路和显示器。根据本申请的第一方面，本申请提供了一种移位寄存器单元，包括：输入模块，其控制端和输入端用于耦合到第一脉冲信号端，输入第一脉冲信号，其输出端用于耦合到驱动控制端，所述输入模块响应第一脉冲信号的高电平对驱动控制端进行充电。驱动模块，其控制端用于耦合到驱动控制端，其输入端用于耦合到第一控制信号端，输入第一控制信号，其输出端用于耦合到信号输出端，所述驱动模块响应驱动控制端的高电平信号将第一控制信号的高电平输出到信号输出端。下拉模块，其控制端用于耦合到第二脉冲信号端，输入第二脉冲信号，所述下拉模块还分别耦合到驱动控制端、信号输出端和低电位端，用于响应第二脉冲信号的高电平将驱动控制端和信号输出端的电位下拉到低电位端的电位。低电平维持模块，其包括第一保持单元、第二保持单元和正负双向极性电位产生单元。第一保持单元的控制端用于耦合到第二控制信号端，输入第二控制信号，第一保持单元还分别耦合到信号输出端和低电位端，用于响应第二控制信号的高电平将信号输出端的电位保持在低电位端的电位。第二保持单元的控制端用于耦合到低电平维持控制端，第二保持单元还分别耦合到信号输出端和低电位端，用于在第二控制信号为低电平时响应低电平维持控制端的高电平将信号输出端的电位保持在低电位端的电位。正负双向极性电位产生单元包括低电平维持控制端，所述正负双向极性电位产生单元分别耦合到第一控制信号端、信号输出端和低电位端，用于在移位寄存器单元的非选通阶段产生正负双向极性电位并输出到低电平维持控制端。所述第一控制信号和第二控制信号为周期相同的互补信号。第二脉冲信号的高电平滞后于第一脉冲信号的高电平一个时钟周期。根据本申请的第二方面，本申请提供了一种栅极驱动电路，包括N+1个级联的上述任一种移位寄存器单元，所述N为正整数。还包括第一时钟线、第二时钟线、启动信号线和总公共地线，所述第一时钟线、第二时钟线、启动信号线和总公共地线分别用于输出第一时钟信号、第二时钟信号、启动信号和低电位；所述第一时钟信号和第二时钟信号为周期相同的互补时钟信号。第一时钟线连接到奇数级移位寄存器单元的第一控制信号端，第二时钟线连接到第一级移位寄存器单元的第二控制信号端和偶数级移位寄存器单元的第一控制信号端，启动信号线连接到第一级移位寄存器单元的第一脉冲信号端和第N+1级移位寄存器单元的第二脉冲信号端，总公共地线连接到各级移位寄存器单元的低电位端。第n级移位寄存器单元的低电平维持控制端连接到第n+1级移位寄存器单元的第二控制信号端，第n级移位寄存器单元的信号输出端连接到第n+1级移位寄存器单元的第一脉冲信号端，第n+1级移位寄存器单元的信号输出端连接到第n级移位寄存器单元的第二脉冲信号端，其中1≤n≤N。根据本申请的第三方面，本申请提供了另一种栅极驱动电路，包括N+1个级联的上述任一种移位寄存器单元，所述N为正整数。还包括第一时钟线、第二时钟线、启动信号线和总公共地线，所述第一时钟线、第二时钟线、启动信号线和总公共地线分别用于输出第一时钟信号、第二时钟信号、启动信号和低电位；所述第一时钟信号和第二时钟信号为周期相同的互补时钟信号。第一时钟线连接到奇数级移位寄存器单元的第一控制信号端和偶数级移位寄存器单元的第二控制信号端，第二时钟线连接到偶数级移位寄存器单元的第一控制信号端和奇数级移位寄存器单元的第二控制信号端，启动信号线连接到第一级移位寄存器单元的第一脉冲信号端和第N+1级移位寄存器单元的第二脉冲信号端，总公共地线连接到各级移位寄存器单元的低电位端。第n级移位寄存器单元的信号输出端连接到第n+1级移位寄存器单元的第一脉冲信号端，第n+1级移位寄存器单元的信号输出端连接到第n级移位寄存器单元的第二脉冲信号端，其中1≤n≤N。根据本申请的第四方面，本申请提供了一种显示器，包括：显示面板，其包括显示像素单元阵列和与显示像素单元阵列相连的第一方向的栅极扫描线和第二方向的数据线。上述任一种栅极驱动电路，栅极驱动电路中移位寄存器单元的信号输出端耦合到与其对应的栅极扫描线，为像素单元提供栅极驱动信号。数据驱动电路，其与相应的数据线连接，为像素单元提供数据信号。本申请提供了一种移位寄存器单元、栅极驱动电路和显示器。一方面，移位寄存器单元中所有晶体管都不会处于直流应力之下，特别的，借助电容耦合效应并通过在低电平维持模块中引入反向充电阻止晶体管和反向充电延迟晶体管，使得移位寄存器单元的关键晶体管在一段时间内处于正、负双极性脉冲应力的偏置之下，从而抑制了关键晶体管的阈值电压漂移，延长了电路的寿命；另一方面，移位寄存器单元采用公共的低电位端，并且使用较少的晶体管和电容就实现了正、负双极性电压偏置，结构精简，因此降低了电路设计的复杂度，提高了电路的成品率。本申请提供的显示器通过采用栅极集成驱动电路，极大的减少了显示面板的外部引脚数目以及外围芯片数量，从而提高了显示器的可靠性、降低了生产成本。附图说明图1为本申请一种实施例中移位寄存器单元的结构图；图2为本申请一种实施例中移位寄存器单元的工作时序图；图3为本申请一种实施例中移位寄存器单元的低电平维持信号波形图；图4为本申请另一种实施例中移位寄存器单元的结构图；图5为本申请另一种实施例中移位寄存器单元的结构图；；图6本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，包括：输入模块（21），其控制端和输入端用于耦合到第一脉冲信号端（VI1），输入第一脉冲信号，其输出端用于耦合到驱动控制端（Q），所述输入模块（21）响应第一脉冲信号的高电平对驱动控制端（Q）进行充电；驱动模块（22），其控制端用于耦合到驱动控制端（Q），其输入端用于耦合到第一控制信号端（VA），输入第一控制信号，其输出端用于耦合到信号输出端（VOUT），所述驱动模块（22）响应驱动控制端（Q）的高电平信号将第一控制信号的高电平输出到信号输出端（VOUT）；下拉模块（23），其控制端用于耦合到第二脉冲信号端（VI2），输入第二脉冲信号，所述下拉模块（23）还分别耦合到驱动控制端（Q）、信号输出端（VOUT）和低电位端（VL），用于响应第二脉冲信号的高电平将驱动控制端（Q）和信号输出端（VOUT）的电位下拉到低电位端（VL）的电位；低电平维持模块（25），其包括第一保持单元（251）、第二保持单元（252）和正负双向极性电位产生单元（253）；第一保持单元（251）的控制端用于耦合到第二控制信号端（VB），输入第二控制信号，第一保持单元（251）还分别耦合到信号输出端（VOUT）和低电位端（VL），用于响应第二控制信号的高电平将信号输出端（VOUT）的电位保持在低电位端（VL）的电位；第二保持单元（252）的控制端用于耦合到低电平维持控制端（P），第二保持单元（252）还分别耦合到信号输出端（VOUT）和低电位端（VL），用于在第二控制信号为低电平时响应低电平维持控制端（P）的高电平将信号输出端（VOUT）的电位保持在低电位端（VL）的电位；正负双向极性电位产生单元（253）包括低电平维持控制端（P），所述正负双向极性电位产生单元（253）分别耦合到第一控制信号端（VA）、信号输出端（VOUT）和低电位端（VL），用于在移位寄存器单元的非选通阶段产生正负双向极性电位并输出到低电平维持控制端（P）；所述第一控制信号和第二控制信号为周期相同的互补信号；第二脉冲信号的高电平滞后于第一脉冲信号的高电平一个时钟周期。...

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括：输入模块(21)，其控制端和输入端用于耦合到第一脉冲信号端(VI1)，输入第一脉冲信号，其输出端用于耦合到驱动控制端(Q)，所述输入模块(21)响应第一脉冲信号的高电平对驱动控制端(Q)进行充电；驱动模块(22)，其控制端用于耦合到驱动控制端(Q)，其输入端用于耦合到第一控制信号端(VA)，输入第一控制信号，其输出端用于耦合到信号输出端(VOUT)，所述驱动模块(22)响应驱动控制端(Q)的高电平信号将第一控制信号的高电平输出到信号输出端(VOUT)；下拉模块(23)，其控制端用于耦合到第二脉冲信号端(VI2)，输入第二脉冲信号，所述下拉模块(23)还分别耦合到驱动控制端(Q)、信号输出端(VOUT)和低电位端(VL)，用于响应第二脉冲信号的高电平将驱动控制端(Q)和信号输出端(VOUT)的电位下拉到低电位端(VL)的电位；低电平维持模块(25)，其包括第一保持单元(251)、第二保持单元(252)和正负双向极性电位产生单元(253)；第一保持单元(251)的控制端用于耦合到第二控制信号端(VB)，输入第二控制信号，第一保持单元(251)还分别耦合到信号输出端(VOUT)和低电位端(VL)，用于响应第二控制信号的高电平将信号输出端(VOUT)的电位保持在低电位端(VL)的电位；第二保持单元(252)的控制端用于耦合到低电平维持控制端(P)，第二保持单元(252)还分别耦合到信号输出端(VOUT)和低电位端(VL)，用于在第二控制信号为低电平时响应低电平维持控制端(P)的高电平将信号输出端(VOUT)的电位保持在低电位端(VL)的电位；正负双向极性电位产生单元(253)包括低电平维持控制端(P)，所述正负双向极性电位产生单元(253)分别耦合到第一控制信号端(VA)、信号输出端(VOUT)和低电位端(VL)，用于在移位寄存器单元的非选通阶段产生正负双向极性电位并输出到低电平维持控制端(P)；所述第一控制信号和第二控制信号为周期相同的互补信号，当第一控制信号为高电平时，第二控制信号为低电平，当第一控制信号为低电平时，第二控制信号为高电平；第二脉冲信号的高电平滞后于第一脉冲信号的高电平一个时钟周期。2.如权利要求1所述的移位寄存器单元，其特征在于，所述正负双向极性电位产生单元(253)包括第二电容(C2)、第八晶体管(T8)、反向充电阻止晶体管(T9)和一个或多个串联的反向充电延迟晶体管(T10)，第八晶体管(T8)的控制极耦合到信号输出端(VOUT)，其第一极耦合到低电平维持控制端(P)，其第二极耦合到中间节点(X)，第二电容(C2)连接在第一控制信号端(VA)和低电平维持控制端(P)之间；反向充电阻止晶体管(T9)的控制极与第一极短接，并耦合到中间节点(X)，其第二极耦合到低电位端(VL)，所述反向充电阻止晶体管(T9)用于当低电平维持控制端(P)处于负电位时，关断由低电位端(VL)通过第八晶体管(T8)对低电平维持控制端(P)的反向充电电流；反向充电延迟晶体管(T10)的控制极与第二极短接，初级反向充电延迟晶体管(T10)的控制极与第二极短接后耦合到低电位端(VL)，末级反向充电延迟晶体管(T10)的第一极耦合到中间节点(X)，每一级反向充电延迟晶体管(T10)的控制极与第二极短接后都耦合到其前一级反向充电延迟晶体管(T10)的第一极；所述反向充电延迟晶体管(T10)用于当低电平维持控制端(P)处于负电位时，延迟由低电位端(VL)通过第八晶体管(T8)对低电平维持控制端(P)的反向充电结束时间。3.如权利要求1所述的移位寄存器单元，其特征在于，所述正负双向极性电位产生单元(253)包括第二电容(C2)、第八晶体管(T8)、反向充电阻止晶体管(T9)和一个或多个串联的反向充电延迟晶体管(T11)，第八晶体管(T8)的控制极耦合到信号输出端(VOUT)，其第一极耦合到低电平维持控制端(P)，其第二极耦合到中间节点(X)，第二电容(C2)连接在第一控制信号端(VA)和低电平维持控制端(P)之间；反向充电阻止晶体管(T9)的控制极与第一极短接，并耦合到中间节点(X)，其第二极耦合到低电位端(VL)，所述反向充电阻止晶体管(T9)用于当低电平维持控制端(P)处于负电位时，关断由低电位端(VL)通过第八晶体管(T8)对低电平维持控制端(P)的反向充电电流；反向充电延迟晶体管(T11)的控制极与第二极短接，初级反向充电延迟晶体管(T11)的控制极与第二极短接后耦合到低电位端(VL)，末级反向充电延迟晶体管(T11)的第一极耦合到低电平维持控制端(P)，每一级反向充电延迟晶体管(T11)的控制极与第二极短接后都耦合到其前一级反向充电延迟晶体管(T11)的第一极；所述反向充电延迟晶体管(T11)用于当低电平维持控制端(P)处于负电位时，延迟由低电位端(VL)对低电平维持控制端(P)的反向充电结束时间。4.如权利要求2或3所述的移位寄存器单元，其特征在于，还包括时钟馈通抑制模块(24)，所述时钟馈通抑制模块(24)包括第五晶体管(T5)，第五晶体管(T5)的控制...

【专利技术属性】
技术研发人员：张盛东，胡治晋，廖聪维，李文杰，李君梅，
申请(专利权)人：北京大学深圳研究生院，
类型：发明
国别省市：广东;44