一种硅基微显示器集成异步传输移位寄存器电路制造技术

一种硅基微显示器集成异步传输移位寄存器电路。可用于硅基液晶微显示器（LCoS）、硅基OLED微显示器（OLEDoS）等领域，包括：MxN个异步传输移位寄存器数据移位传输单元电路，其中M和N分别代表硅基微显示器的列分辨率和行分辨率，构成硅基微显示器的行扫描移位寄存器和列扫描移位寄存器。每一个数据移位传输单元电路由D触发器、二反相输入或门、二输入或非门、传输门TGA和传输门TGB组成。本实用新型专利技术提供的异步传输移位寄存器电路，每一个单元在传输数据到来后启动双向工作时钟，而在本单元电路输出为低电平以后关闭双向工作时钟，有效降低扫描移位寄存器的动态功耗。

【技术实现步骤摘要】
一种硅基微显示器集成异步传输移位寄存器电路
本技术涉及平板显示技术、头盔显示技术和智能视频眼镜等领域，特别涉及到一种娃基液晶微显不器件、娃基有机发光微显不器件的内部结构。
技术介绍
硅基微显示技术是近年来发展的一种新型显示技术，包括硅基液晶LCoS和硅基有机发光器件OLEDoS，是利用大规模集成电路工艺在硅片上制备的微尺寸高分辨率显示器，在可穿戴电子设备、虚拟现实、视频眼镜、微投影显示器等便携移动信息显示领域具有非常广泛的应用。 硅基微显示器与传统的平板显示器一样，显示像素成矩阵分布，采用逐行逐列有源寻址的扫描结构来驱动像素进行信息显示，在这种结构中，为了实现逐行逐列扫描，根据显示器的分辨率设置了行移位寄存器和列移位寄存器。现行的行移位寄存器和列移位寄存器采用了串入并出的工作机制，在场同步信号和行时钟的控制下，行移位寄存器的并行输出端每次只有一级输出高电平，驱动对应的一行像素的门级，用以将图像数据写入该行的像素电路中。同样的原理，列移位寄存器的并行输出端每次只有一级输出高电平，驱动对应的列像素的数据线，从而完成一个像素上显示数据的写入。在这种扫描过程中，每一个时钟周期，虽然M级或N级的移位寄存器都只有一个单元电路输出高电平有效，而所有输出低电平的单元电路则都处于空翻状态，所有进行空翻的单元电路都会产生动态功耗。 本技术提出硅基微显示器集成异步传输移位寄存器电路，工作可靠性高，可应用于各种低功耗硅基微显示器片上扫描电路。
技术实现思路
本技术的目的是解决硅基微显示器内部高速扫描驱动电路动态功耗大的问题，提供一种低功耗异步数据传输的硅基微显示器集成异步传输移位寄存器电路，该电路结构可以在前一级电路输出为高电平时被启动工作，而在本级电路输出高电平数据之后，断开本级电路的时钟，从而避免电路的空翻产生的功耗。 本技术提供的硅基微显示器集成异步传输移位寄存器电路包括: M X N个异步传输移位寄存器数据移位传输单元电路，其中M和N分别代表硅基微显示器的列分辨率和行分辨率，每一个异步传输移位寄存器数据移位传输单元电路包括D触发器、二反相输入或门、二输入或非门、传输门TGA和传输门TGB电路；D触发器的数据输入端和二输入或非门电路的一个输入端连在一起，并与前级数据输出端相连，D触发器的正相时钟输入端CK与传输门TGB的输出端相连，D触发器的反相时钟输入端BCK与传输门TGA的输出端相连，D触发器的正相输出端Q连接到下一级的数据输入端，并与二输入或非门电路的另一个输入端相连，D触发器的反相输出端BQ作为本级反相输出端,并与二反相输入或门的一个输入端相连，二反相输入或门的另一个输入端与前级单兀电路的反相输出端相连。 所述的D触发器，其双向时钟在传输门TGA和TGB的控制下工作，传输门TGA和TGB都有三个输入端，传输门TGA和TGB的反相控制输入端连在一起，并与二输入与非门的输出端相连，传输门TGA和TGB的正相控制输入端连在一起，并与二反相输入或门的输出端相连，在行扫描移位寄存器电路中，传输门TGA的信号输入端与外部全局双向时钟信号的BGVCK相连，传输门TGB的信号输入端与外部全局双向时钟信号的GVCK相连，在列扫描移位寄存器电路中，传输门TGA的信号输入端与外部全局双向时钟信号的BGHCK相连，传输门TGB的信号输入端与外部全局双向时钟信号的GHCK相连；传输门TGA的输出端与D触发器的反相时钟输入端BCK相连，传输门TGB的输出端与D触发器的正相时钟输入端CK相连。 所述的N个行扫描数据移位传输单元电路，其中第一个单元电路的本级数据输入端与外部的场同步信号VS相连，同时与场同步反相器的输入端相连，场同步反相器的输出端与二反相输入或门的一个输入端相连；其后的各数据移位传输单元电路的数据输入端均与其前面单元电路的数据输出端相连；二反相输入或门的另一个输入端与本级反相输出端相连，构成硅基微显示器N级行扫描移位寄存器电路。 所述的M个列扫描数据移位传输单元电路，其中第一个单元电路的本级数据输入端与外部的行同步信号HS相连，同时与行同步反相器的输入端相连，行同步反相器的输出端与二反相输入或门的一个输入端相连；其后的各数据移位传输单元电路的数据输入端均与其前面的单元电路的数据输出端相连；二反相输入或门的另一个输入端与本级反相输出端相连，构成硅基微显示器M级列扫描移位寄存器电路。 所述的M级列扫描电路移位寄存器各单元电路的双相时钟信号均分别连在一起，正相时钟信号与GHCK相连，反相时钟信号与BGHCK相连；所述的N级行扫描电路移位寄存器各单兀电路的双相时钟信号均分别连在一起，正相时钟信号与GVCK相连,反相时钟信号与BGVCK相连。 本技术提出硅基微显示器集成异步传输移位寄存器电路，每一个单元电路都设置了时钟控制电路，当某一个单元电路需要输出高电平打开相应的像素门极或数据线时，该单元电路能够自动激活，完成输出高电平和将高电平信号传输到下一级的功能。当所有处于空翻状态的单元电路，由于没有时钟信号，都会处于不工作状态，这样就会大大的节省有源寻址扫描电路的动态功耗。对于高分辨率硅基微显示器，所有片上电路只有移位寄存器处于高速翻转工作状态，动态功耗最大，因此本技术提供的硅基微显示器集成异步传输移位寄存器电路，能够降低硅基微显示芯片的整体功耗，当应用于可穿戴、视频眼镜、微投影机等便携式电池供电的设备时，能够提高设备的续航能力。 本技术的优点和积极效果: 本技术提供的集成异步传输移位寄存器电路能够减少硅基微显示芯片内部闻速扫描移位寄存器电路的空翻状态，降低娃基微显不芯片的动态功耗。用于头蓝显不器和智能视频眼镜等可穿戴显示器件能够延长电池续航时间，减少视频显示器的发热，使人能够更舒适的使用。可应用于硅基液晶显示器件、硅基有机显示器件等的片上扫描驱动电路，具有很大的应用前景。 【附图说明】 图1是硅基微显示器集成异步传输移位寄存器数据移位传输单元电路结图； 图2是N级行扫描移位寄存器电路第一级单元电路结构图； 图3是M级列扫描移位寄存器电路第一级单元电路结构图； 图4是M X N级移位寄存器电路结构框图。 【具体实施方式】 实施例1、一种娃基微显不器集成异步传输移位寄存器电路 如图1所示，本技术提供的一种硅基微显示器集成异步传输移位寄存器电路，包括: M X N个异步传输移位寄存器单元电路10(参见图4)，其中M和N分别代表硅基微显示器的列分辨率和行分辨率，每一个异步传输移位寄存器单元电路10包括D触发器3、二反相输入或门4、二输入或非门1、传输门TGA5和传输门TGB2。D触发器3的数据输入端和二输入或非门I的一个输入端连在一起，并与前级数据输出端相连，D触发器3的正相时钟输入端CK与传输门TGB2的输出端相连，D触发器3的反相时钟输入端BCK与传输门TGA5的输出端相连，D触发器3的正相输出端Q连接到下一级的数据输入端，并与二输入或非门I的另一个输入端相连，D触发器3的反相输出端BQ作为本级反相输出端,并与二反相输入或门4的一个输入端相连，二反相输入或门4的另一个输入端与前级单元电路的反相输出端相连。 所述的硅基微显本文档来自技高网...

【技术保护点】
一种硅基微显示器集成异步传输移位寄存器电路，其特征在于该电路包括：M x N个异步传输移位寄存器数据移位传输单元电路，其中M和N分别代表硅基微显示器的列分辨率和行分辨率，每一个异步传输移位寄存器数据移位传输单元电路包括D触发器、二反相输入或门、二输入或非门、传输门TGA和传输门TGB电路；D触发器的数据输入端和二输入或非门电路的一个输入端连在一起，并与前级数据输出端相连，D触发器的正相时钟输入端CK与传输门TGB的输出端相连，D触发器的反相时钟输入端BCK与传输门TGA的输出端相连，D触发器的正相输出端Q连接到下一级的数据输入端，并与二输入或非门电路的另一个输入端相连，D触发器的反相输出端BQ作为本级反相输出端，并与二反相输入或门的一个输入端相连；二反相输入或门的另一个输入端与前级单元电路的反相输出端相连；所述的D触发器双向时钟在传输门TGA和TGB的控制下工作；传输门TGA和TGB都有三个输入端，传输门TGA和TGB的反相控制输入端连在一起，并与二输入与非门的输出端相连；传输门TGA和TGB的正相控制输入端连在一起，并与二反相输入或门的输出端相连；在行扫描移位寄存器电路中，传输门TGA的信号输入端与外部全局双向时钟信号的BGVCK相连，传输门TGB的信号输入端与外部全局双向时钟信号的GVCK相连，在列扫描移位寄存器电路中，传输门TGA的信号输入端与外部全局双向时钟信号的BGHCK相连，传输门TGB的信号输入端与外部全局双向时钟信号的GHCK相连；传输门TGA的输出端与D触发器的反相时钟输入端BCK相连，传输门TGB的输出端与D触发器的正相时钟输入端CK相连。...

【技术特征摘要】
1.一种硅基微显示器集成异步传输移位寄存器电路，其特征在于该电路包括: M X N个异步传输移位寄存器数据移位传输单元电路，其中M和N分别代表硅基微显示器的列分辨率和行分辨率，每一个异步传输移位寄存器数据移位传输单元电路包括D触发器、二反相输入或门、二输入或非门、传输门TGA和传输门TGB电路；D触发器的数据输入端和二输入或非门电路的一个输入端连在一起，并与前级数据输出端相连，D触发器的正相时钟输入端CK与传输门TGB的输出端相连，D触发器的反相时钟输入端BCK与传输门TGA的输出端相连，D触发器的正相输出端Q连接到下一级的数据输入端，并与二输入或非门电路的另一个输入端相连，D触发器的反相输出端BQ作为本级反相输出端,并与二反相输入或门的一个输入端相连；二反相输入或门的另一个输入端与前级单兀电路的反相输出端相连；所述的D触发器双向时钟在传输门TGA和TGB的控制下工作；传输门TGA和TGB都有三个输入端，传输门TGA和TGB的反相控制输入端连在一起,并与二输入与非门的输出端相连；传输门TGA和TGB的正相控制输入端连在一起，并与二反相输入或门的输出端相连；在行扫描移位寄存器电路中，传输门TGA的信号输入端与外部全局双向时钟信号的BGVCK相连，传输门TGB的信号输入端与外部全局双向时钟信号的GVCK相连,在列扫描移位寄存器电路中，传输门TGA的信号输入端与外部全局双向时钟信号的BGHCK相连，传输门TGB的信号输入端与外部全局双向时钟信号的GHCK相连；...

【专利技术属性】
技术研发人员：耿卫东，曾夕，张蕰千，刘艳艳，庄再姣，张晋，
申请(专利权)人：南开大学，
类型：新型
国别省市：天津;12