差分时钟信号发生器制造技术

本发明专利技术公开的是一种差分时钟信号发生器(100)，该差分时钟信号发生器使用差分和非差分组件的组合来处理第一差分时钟信号(101)以生成第二差分时钟信号(111)。特别地，第一差分时钟信号(101)被转换为单端时钟信号(103)，该单端时钟信号被有限状态机(105)使用以生成两个单端控制信号(106、107)或者被波形发生器(705)使用以生成单端波形控制信号(706)。在任何情况中，包含一对单端锁存器(201、202)和多路复用器(250)或逻辑门的偏移校正器(110)，处理第一差分时钟信号(101)、单端时钟信号(103)以及控制信号(106、107)以便输出在延时方面以及可选地频率方面与第一差分时钟信号不同的第二差分时钟信号(111)。

【技术实现步骤摘要】
【国外来华专利技术】差分时钟信号发生器
这里公开的实施例涉及时钟信号生成，并且更具体地涉及具有延时能力以及可选地具有频率调整和偏移校正(deskewing)能力的差分时钟信号发生器。
技术介绍
时钟信号发生器(也被称为时钟发生电路)生成时钟信号，该时钟信号被用于在集成电路中精确地控制数字逻辑电路的时序，并且由此控制集成电路的性能。典型的时钟发生器生成在本领域中被称为“单端”时钟信号的信号。单端时钟信号被承载于导线中并且在高压电平和低压电平之间呈现周期性的转换。接收端导线上的电压被感测并且到低电压和/或到高电压的转换(即分别为所接收信号的下降沿和/或上升沿)被作为参考以精确地控制数字电路内关键动作的时序(例如，用于同步总线周期或启动数据操作)。通常，相同集成电路中的不同逻辑电路需要具有不同频率(即下降沿和上升沿更经常或更不经常发生)的时钟信号。因此，各自具有分频器的多个不同的单端时钟信号发生器可能被合并到一个集成电路中。特别地，该单端时钟信号发生器接收一个单端时钟信号并输出具有与输入时钟信号不同频率的另一个单端时钟信号。例如，时钟信号发生器可以将单端输入时钟信号的频率1分频、2分频、3分频等。不幸地，当该时钟信号发生器被使用时，延迟时间上的差异可能在运行于集成电路中的各种时钟信号中发生。该延迟时间上的差异被称为时钟偏移(clockskew)并且可以负面地影响性能。更具体而言，集成电路内不同时钟信号的边沿应该被同步地定时。例如，如果输出时钟信号是输入时钟信号的2分频信号，输入时钟信号的每隔一个边沿应该与输出时钟信号的边沿对齐。如果没有，该差异被称为偏移(skew)并且该偏移可以负面地影响性能。因此，执行分频和偏移校正过程的组合的单端时钟信号发生器的各种实施例已经被开发(例如，参见Milton的授权日为2003年1月14日的美国专利号6,507,230，其被转让给纽约Armonk的国际商业机器公司并在此被并入作为参考)。上述单端时钟信号发生器适合于它们被设计的目的。然而，由于时序是基于承载单端时钟信号的导线的电压电平，采用单端时钟信号的数字电路的性能对于电压变化是敏感的。因此，为克服涉及单端时钟信号的电压敏感性问题，差分时钟信号已经被开发。对于差分时钟信号，两根导线在发送端和接收端之间形成一个回路，从而通过两根导线的电流是相等的但是方向相反。输入信号被驱动通过两根导线从而有180度的异相。两根导线之间的电压差在接收端被确定，并且更具体而言，电压差的极性被确定并且到负极性和/或正极性的转换(即分别为所接收信号的下降沿和/或上升沿)被作为参考以精确地控制数字电路内关键动作的时序(例如，用于同步总线周期或启动数据操作)。只要两个导线被紧密地电磁耦合，那么差分时钟信号对噪声较不敏感。此外，因为时序是基于承载差分时钟信号的两根导线之间的电压极性的差异而不是基于导线上的电压电平本身，采用差分信号的数字电路对于电压变化是不敏感的。如以上提及的，相同集成电路中的不同逻辑电路需要具有不同频率(即下降沿和上升沿更经常或更不经常地发生)的时钟信号。生成具有不同频率的不同时钟信号通常首先通过把差分时钟信号转变成单端时钟信号来达成。随后，单端时钟信号被输入到诸如以上所述的单端时钟信号发生器中，该单端时钟信号发生器执行分频和偏移校正过程的组合以便输出另一个单端时钟信号。单端时钟信号发生器的输出随后被转换回差分时钟信号。不幸地，以这种方式处理使信号对噪声和功率变化更加敏感，从而首先失去使用差分时钟信号的优势。
技术实现思路
鉴于以上，在此公开的是一种差分时钟信号发生器的实施例，该差分时钟信号发生器使用差分和非差分组件的组合来处理第一差分时钟信号以生成第二差分时钟信号。特别地，信号转换器将第一差分时钟信号转换为单端时钟信号。单端时钟信号被有限状态机使用以生成两个单端控制信号或者被波形发生器使用以生成单端波形控制信号。在任何情况中，包含一对单端锁存器和多路复用器或逻辑门的偏移校正器接收并处理第一差分时钟信号、单端时钟信号以及控制信号以便输出第二差分时钟信号，使得第二差分时钟信号与第一差分时钟信号不同(例如，在延时方面以及可选地频率方面)，但被同步地关联到第一差分时钟信号(即，第二差分时钟信号的上升沿和下降沿将与第一差分时钟信号的上升沿和/或下降沿一致地发生)。因为从第一差分时钟信号到第二差分时钟信号的路径完全地在差分域内，生成的第二差分时钟信号对噪声和功率变化更不敏感。此外，因为时钟延迟更小，关于第二差分时钟信号存在更少的不确定性。更具体而言，在此公开的是包含信号转换器、有限状态机和偏移校正器的一种差分时钟信号发生器的实施例。在每个实施例中，信号转换器可以将第一差分时钟信号转换为单端时钟信号。有限状态机可以接收单端时钟信号，并且基于单端时钟信号和信号调整参数集合，可以输出两个单端控制信号(即第一单端控制信号和不同于第一单端控制信号的第二单端控制信号)。随后，偏移校正器可以接收第一差分时钟信号、单端时钟信号和两个单端控制信号，并且基于所有这些信号，可以输出与第一差分时钟信号不同(例如，在延时方面以及可选地频率方面)但被同步地关联到第一差分时钟信号(即，第二差分时钟信号的上升沿和下降沿将与第一差分时钟信号的上升沿和/或下降沿一致地发生)的第二差分时钟信号。在一个实施例中，偏移校正器可以包含单端信号反相器，第一锁存器、第二锁存器和单一多路复用器。在该实施例中，单端信号反相器可以对单端时钟信号反相以便输出反相的单端时钟信号。第一锁存器可以通过反相的单端时钟信号对第一单端控制信号采样以便输出第一单端采样信号。第二锁存器可以使用单端时钟信号对第二单端控制信号采样以便输出第二单端采样信号。最后，单一多路复用器可以接收包含第一差分时钟信号的选择信号，可以接收包含来自第一锁存器的第一单端采样信号以及来自第二锁存器的第二单端采样信号的单端数据输入信号，并且可以输出差分数据输出信号，并且更具体地输出第二差分时钟信号。在另一个实施例中，偏移校正器可以包含单端信号反相器、第一锁存器、第二锁存器和多个多路复用器。在该实施例中，与之前描述的实施例类似，单端信号反相器可以对单端时钟信号反相以便输出反相的单端时钟信号，第一锁存器可以通过反相的单端时钟信号对第一单端控制信号采样以便输出第一单端采样信号并且第二锁存器可以通过单端时钟信号对第二单端控制信号采样以便输出第二单端采样信号。然而，代替使用单端采样信号作为数据输入信号以及使用第一差分时钟信号作为选择信号的单一多路复用器，可以使用具有差分数据输入和输出信号以及单端选择信号的多个多路复用器。特别地，多个多路复用器可以包含被并联连接到第三多路复用器的第一多路复用器和第二多路复用器。第一多路复用器和第二多路复用器可以各自从第二锁存器接收第二单端采样信号作为选择信号(即，相应地作为第一选择信号和第二选择信号)并且第三多路复用器可以从第一锁存器接收第一单端采样信号作为第三选择信号。此外，至少第一多路复用器可以接收包含第一差分时钟信号的差分数据输入信号而第三多路复用器可以输出差分数据输出信号，并且更具体地输出第二差分时钟信号。在另一个实施例中，偏移校正器可以包含单端信号反相器、第一锁存器、第二锁存器和多个逻辑门。在该实施例中，与之前描述的实施例本文档来自技高网...

【技术保护点】
一种差分时钟信号发生器，包含：信号转换器，将第一差分时钟信号转换为单端时钟信号；有限状态机，接收所述单端时钟信号，并且基于所述单端时钟信号和信号调整参数集合，输出两个单端控制信号；以及偏移校正器，接收所述第一差分时钟信号、所述单端时钟信号和所述两个单端控制信号，并且基于所述第一差分时钟信号、所述单端时钟信号和所述两个单端控制信号，输出第二差分时钟信号。

【技术特征摘要】
【国外来华专利技术】2012.06.27 US 13/534,0901.一种差分时钟信号发生器，包含：信号转换器，将第一差分时钟信号转换为单端时钟信号；有限状态机，接收所述单端时钟信号，并且基于所述单端时钟信号和信号调整参数集合，输出两个单端控制信号；以及偏移校正器，接收所述第一差分时钟信号、所述单端时钟信号和所述两个单端控制信号，并且基于所述第一差分时钟信号、所述单端时钟信号和所述两个单端控制信号，输出第二差分时钟信号。2.根据权利要求1所述的差分时钟信号发生器，所述第二差分时钟信号和所述第一差分时钟信号具有一致地发生的边沿。3.根据权利要求1所述的差分时钟信号发生器，所述第一差分时钟信号和所述第二差分时钟信号具有不同的频率。4.根据权利要求1所述的差分时钟信号发生器，所述偏移校正器包含至少以下部件：单端信号反相器，对所述单端时钟信号反相并输出反相的单端时钟信号；第一锁存器，通过所述反相的单端时钟信号对第一单端控制信号采样以便输出第一单端采样信号；第二锁存器，通过所述单端时钟信号对第二单端控制信号采样以便输出第二单端采样信号；以及单一多路复用器，接收包含所述第一差分时钟信号的选择信号作为选择信号，接收包含来自所述第一锁存器的所述第一单端采样信号以及来自所述第二锁存器的所述第二单端采样信号的单端数据输入信号，并且输出包含所述第二差分时钟信号的差分数据输出信号。5.一种差分时钟信号发生器，包含：信号转换器，将第一差分时钟信号转换为单端时钟信号；有限状态机，接收所述单端时钟信号，并且基于所述单端时钟信号和信号调整参数集合，输出第一单端控制信号和第二单端控制信号；以及偏移校正器，接收所述第一差分时钟信号、所述单端时钟信号、第一和第二单端控制信号，并且基于所述第一差分时钟信号、所述单端时钟信号和所述第一和第二单端控制信号，输出第二差分时钟信号，所述偏移校正器包含：单端信号反相器，对所述单端时钟信号反相并输出反相的单端时钟信号；第一锁存器，通过所述反相的单端时钟信号对所述第一单端控制信号采样以便输出第一单端采样信号；第二锁存器，通过所述单端时钟信号对所述第二单端控制信号采样以便输出第二单端采样信号；以及多个多路复用器，具有差分数据输入和输出信号以及单端选择信号，所述多个多路复用器包含被并联连接到第三多路复用器的第一多路复用器和第二多路复用器；所述第一多路复用器接收包含所述第一差分时钟信号的数据输入信号并且接收包含来自所述第二锁存器的所述第二单端采样信号的第一选择信号；所述第二多路复用器接收包含来自所述第二锁存器的所述第二单端采样信号的第二选择信号；以及所述第三多路复用器接收包含来自所述第一锁存器的所述第一单端采样信号的第三选择信号。6.根据权利要求5所述的差分时钟信号发生器，所述第二差分时钟信号和所述第一差分时钟信号具有一致地发生的边沿。7.根据权利要求5所述的差分时钟信号发生器，所述第一差分时钟信号和所述第二差分时钟信号具有不同的频率。8.根据权利要求5所述的差分时钟信号发生器，所述偏移校正器进一步包含差分信号交叉点，用于将所述第一差分时钟信号反相为反相的差分时钟信号；所述第一多路复用器进一步接收包含差分高参考信号和所述第一差分时钟信号的第一差分数据输入信号并输出第一差分数据输出信号；所述第二多路复用器进一步接收包含所述反相的差分时钟信号和差分低参考信号的第二差分数据输入信号并输出第二差分数据输出信号；以及所述第三多路复用器进一步接收包含所述第一差分数据输出信号和所述第二差分数据输出信号的第三差分数据输入信号并输出包含所述第二差分时钟信号的第三差分数据输出信号。9.根据权利要求5所述的差分时钟信号发生器，所述第一多路复用器进一步接收包含差分高参考信号和所述第一差分时钟信号的第一差分数据输入信号并输出第一差分数据输出信号；所述第二多路复用器进一步接收包含所述第一差分时钟信号和所述差分高参考信号的第二差分数据输入信号并输出第二差分数据输出信号；所述偏移校正器进一步包含差分信号交叉点，用于将所述第二差分数据输出信号反相为反相的第二差分数据输出信号；以及所述第三多路复用器进一步接收包含所述第一差分数据输出信号和所述反相的第二差分数据输出信号的第三差分数据输入信号并输出包含所述第二差分时钟信号的第三差分数据输出信号。10.一种差分时钟信号发生器，包含：信号转换器，将第一差分时钟信号转换为单端时钟信号；有限状态机，接收所述单端时钟信号，并且基于所述单端时钟信号和信号调整参数集合，输出第一单端控制信号和第二单端控制信号；以及偏移校正器，接收所述第一差分时钟信号、所述单端时钟信号、第一和第二单端控制信号，并且基于所述第一差分时钟信号、所述单端时钟信号和所述第一和第二单端控制信号，输出第二差分时钟信号，所述偏移校正器包含：单端信号反相器，对所述单端时钟信号反相并输出反相的单端时钟信号；第一锁存器，通过所述反相的单端时钟信号对所述第一单端控制信号采样以便输出第一单端采样信号；第二锁存器，通过所述单端时钟信号对所述第二单端控制信号采样以便输出第二单端采样信号；以及多个逻辑门，至少包含以下部件：第一与门，接收包含来自所述第一锁存器的所述第一单端采样信号和所述第一差分时钟信号的第一数据输入信号并且输出第一差分数据输出信号，所述第一差分时钟信号在差分信号交叉点被反相为反相的差分时钟信号；第二与门，接收包含来自所述第二锁存器的所述第二单端采样信号以及所述反相的差分时钟信号的第二数据输入信号并输出第二差分数据输出信号；第三与门，接收包含来自所述第一锁存器的所述第一单端采样信号和来自所述第二锁存器的所述第二单端采样信号的第三数据输入信号并且输出单端数据输出信号；以及或门和第四与门中的任意一个，所述第一与门、所述第二与门和所述第三与门被并联连接到所述或门和所述第四与门中的所述一个。11.根据权利要求10所述的差分时钟信号发生器，所述第二差分时钟信号和所述第一差分时钟信号具有一致地发生的边沿。12.根据权利要求10所述的差分时钟信号发生器，所述第一差分时钟信号和所述第二差分时钟信号具有不同的频率。13.根据权利要求10所述的差分时钟信号发生器，所述或门接收包含来自所述第一与门的所述第一差分数据输出信号、来自所述第二与门的所述第二差分数据输出信号和来自所述第三与门的所述单端数据输出信号的第四数据输入信号并且...

【专利技术属性】
技术研发人员：D·W·米尔顿，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国;US