一种提高单位面积电流密度的VDMOS器件结构制造技术

一种提高单位面积电流密度的VDMOS器件结构，包括N+型衬底，位于N+型衬底上的N型外延层，以及位于N型外延层上的元胞；N型外延层的表面上包括栅电极以及位于栅电极外侧的源电极；所述的源电极包括源极N型掺杂区域与源极P型掺杂区域，源极N型掺杂区域为阵列排布的梯形结构，梯形结构单元之间的引线作为电极的引出端。本实用新型专利技术将常规结构中源极N型掺杂区域的光刻板结构从条形改为梯形，使得不再需要因为电极隔离而保留比较宽的源电极N型掺杂区域，通过源极N型掺杂区域梯形结构之间的引线作为电极的引出端，减小了元胞的尺寸，提高了单位面积的元胞数量，从而提高了单位面积的电流密度，减小了VDMOS器件的封装尺寸。

【技术实现步骤摘要】
-种提高单位面积电流密度的VDMOS器件结构
本技术涉及一种VDM0S器件结构，具体涉及一种提高单位面积电流密度的 VDM0S器件结构。
技术介绍
目前VDM0S大都采用多晶硅自对准工艺进行制造，源极进行注入后淀积TE0S，开 孔后引出源电极。源极的铝电极覆盖在源极接触孔上，由于层间隔离介质有lum厚，为了源 电极的良好接触需要2um的源极N型掺杂区作为源电极的接触，因而无法提高单位面积电 流密度，导致芯片的面积无法缩小，无法进一步减小封装体积，影响到产品的应用及成本。
技术实现思路
本技术的目的在与针对上述现有技术中的缺陷，提供一种封装体积小，能够 提高单位面积电流密度的VDM0S器件结构。 为了实现上述目的，本技术采用的技术方案为：包括N+型衬底，位于N+型衬 底上的N型外延层，以及位于N型外延层上的元胞；N型外延层的表面上包括栅电极以及位 于栅电极外侧的源电极；所述的源电极包括源极N型掺杂区域与源极P型掺杂区域，源极N 型掺杂区域为阵列排布的梯形结构，梯形结构单元之间的引线作为电极的引出端。 所述的栅电极表面覆盖有用于隔离栅电极与源电极的钝化层。 所述的源极N型掺杂区域的宽度范围为1. 5iim?2. 3iim。 与现有技术相比，本技术将常规结构中源极N型掺杂区域的光刻板结构从条 形改为梯形，使得不再需要因为电极隔离而保留比较宽的源电极N型掺杂区域，从而减小 了源电极与栅电极的横向隔离距离；通过源极N型掺杂区域梯形结构之间的引线作为源 电极的引出端，减小了元胞的尺寸，提高了单位面积的元胞数量，从而提高了单位面积的电 流密度，减小了VDM0S器件的封装尺寸。通过试验发现，采用常规源极N型掺杂区域版图 结构对应耐压等级分别为55V、200V、500V的VDM0S产品单位面积电流密度分别为3. 78A/ mm2、l. 43A/mm2、0. 377A/mm2,采用本技术结构后对应耐压等级分别为55V、200V、500V的 VDM0S产品单位面积电流密度分别为5. 41A/mm2、l. 64A/mm2、0. 412A/mm2。由此可见，本实用 新型对于提高器件单位面积电流密度的效果显著，并且主要适用于低压产品，改善效果随 着产品耐压的增加逐渐减弱。 进一步的，本技术栅电极的表面覆盖有钝化层，钝化层用于隔离栅电极与源 电极，同时对于改善输入电容有间接作用。 优化的，本技术源极N型掺杂区域的宽度范围采用1.5iim?2.3iim，在不影 响产品应用及成本的基础上，使得单位面积的元胞数量最多，单位面积的电流密度最大。 【附图说明】 图1本技术结构的剖面示意图； 图2本技术结构的俯视示意图； 附图中：110.N+型衬底；120.N型衬底外延层；130.栅电极；150.源电极；160.钝 化层；170.源极N型掺杂区域；180.源极P型掺杂区域；210.终端。 【具体实施方式】 下面结合附图对本技术做进一步的详细说明。 参见图1，本技术包括N+型衬底110，位于N+型衬底110上的N型外延层120， 以及位于N型外延层120上的元胞；N型外延层120的表面上包括成对相互平行的条型栅 电极130以及位于栅电极130外侧成对相互平行的条型源电极150 ;所述的源电极150包 括源极N型掺杂区域170与源极P型掺杂区域180,源极N型掺杂区域170为阵列排布的 梯形结构，梯形结构的宽度范围为1. 5iim?2. 3iim，梯形结构之间的引线作为电极的引出 端；所述的栅电极130表面覆盖有用于隔离栅电极130与源电极150的钝化层160。 参见图2,本技术将常规源电极版图结构由两条平行导电条改为阵列排布的 梯形结构，中间空白区域为源极P型掺杂区域180,两边为梯形结构的源极N型掺杂区域 170,通过源极相邻梯形结构之间的引线细条作为电极的引出端，使得不再需要因为电极隔 离而保留比较宽的源电极N型掺杂区域170,进而减小了元胞的尺寸，提高了单位面积的元 胞数量，从而提高了单位面积的电流密度，减小了VDM0S器件封装尺寸。 表1所示为不同耐压等级下，采用常规源极N型掺杂区域版图结构与采用本实用 新型源极N型掺杂区域版图结构的单位面积电流密度试验数据统计。 表1VDM0S产品单位面积电流密度试验数据统计表本文档来自技高网...

【技术保护点】
一种提高单位面积电流密度的VDMOS器件结构，其特征在于：包括N+型衬底(110)，位于N+型衬底(110)上的N型外延层(120)，以及位于N型外延层(120)上的元胞；N型外延层(120)的表面上包括栅电极(130)以及位于栅电极(130)外侧的源电极(150)；所述的源电极(150)包括源极N型掺杂区域(170)与源极P型掺杂区域(180)，源极N型掺杂区域(170)为阵列排布的梯形结构，梯形结构单元之间的引线作为电极的引出端。

【技术特征摘要】
1. 一种提高单位面积电流密度的VDMOS器件结构，其特征在于：包括N+型衬底（110)， 位于N+型衬底（110)上的N型外延层（120)，以及位于N型外延层（120)上的元胞；N型外 延层（120)的表面上包括栅电极（130)以及位于栅电极（130)外侧的源电极（150);所述 的源电极（150)包括源极N型掺杂区域（170)与源极P型掺杂区域（180)，源极N型掺杂区 域（170)为阵...

【专利技术属性】
技术研发人员：刘文辉，
申请(专利权)人：西安卫光科技有限公司，
类型：新型
国别省市：陕西;61