一种用于伺服电机位置控制的系统方法技术方案

本发明专利技术公开了一种用于伺服电机位置控制的系统方法，包括如下步骤：首先利用正交编码器跟随伺服电机的转子同轴转动，产生A、B两相频率相同、相位相差90度正交脉冲，接着通过应用FPGA芯片使用硬件描述语言实时采集这两路脉冲，根据A、B两相脉冲在一个周期内的四种变化状态对其进行鉴相和加减计数，通过计数值运算出转速值，然后FPGA芯片把计算得到的计数值和转速值通过三总线传回DSP芯片中，DSP芯片根据先前发送给伺服电机转动脉冲数与三总线传回的伺服电机实际计数值进行比对计算，补偿伺服电机的转动实际误差，实现对伺服电机的闭环控制，从而控制伺服电机的正传或反转位置。本发明专利技术提高了伺服电机的位置控制精度。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了，包括如下步骤：首先利用正交编码器跟随伺服电机的转子同轴转动，产生A、B两相频率相同、相位相差90度正交脉冲，接着通过应用FPGA芯片使用硬件描述语言实时采集这两路脉冲，根据A、B两相脉冲在一个周期内的四种变化状态对其进行鉴相和加减计数，通过计数值运算出转速值，然后FPGA芯片把计算得到的计数值和转速值通过三总线传回DSP芯片中，DSP芯片根据先前发送给伺服电机转动脉冲数与三总线传回的伺服电机实际计数值进行比对计算，补偿伺服电机的转动实际误差，实现对伺服电机的闭环控制，从而控制伺服电机的正传或反转位置。本专利技术提高了伺服电机的位置控制精度。【专利说明】-种用于伺服电机位置控制的系统方法
本专利技术涉及，属于高精度伺服电机位置控 制领域。
技术介绍
现代高精度数控机床对伺服系统的要求越来越高。高性能伺服电动机、伺服驱动 器、控制器，及高性能位置和速度传感器等都是伺服系统不可缺少的组成部分。高响应能 力、高精度的传感器是伺服系统的关键技术。伺服系统的性能优劣主要取决于传感器的性 能。 目前大部分正交编码脉冲的四倍频计数和鉴相模块采用状态迁移来完成，即从一 种状态转向另一种特定状态后实现四倍频然后计数，但是这四种状态的变化可能会随机跳 变，容易产生误计数和漏计数，特别是在换向十分频繁的场合，因此它的计数值无法达到稳 定的状态。
技术实现思路
本专利技术的目的在于提供了，本专利技术的鉴相 和计数模块采用了比以往更加精确的方法，解决了现有技术的换向丢失脉冲计数的难题， 有效的提1? 了系统的稳定性，提1? 了伺服电机的位置控制精度。 为达到上述目的，本专利技术的技术方案是： ，包括如下步骤：首先利用正交编码器跟随伺 服电机的转子同轴转动，其中所述伺服电机的转子转动的位置和速度由DSP芯片发送给伺 服电机的转动脉冲信号来提供，正交编码器随伺服电机同轴转动所产生A、B两相频率相 同、相位相差90度正交脉冲，接着通过应用FPGA芯片使用硬件描述语言实时采集这两路脉 冲，根据A、B两相脉冲在一个周期内的四种变化状态对其进行鉴相和加减计数，然后FPGA 芯片把计算得到的计数值和转速值通过三总线传回DSP芯片中，DSP芯片根据先前发送给 伺服电机转动脉冲数与三总线传回的伺服电机实际计数值进行比对计算，补偿伺服电机的 转动实际误差，实现对伺服电机的闭环控制，从而控制伺服电机的正传或反转位置；其中所 述的FPGA芯片为总体控制核心，把整个控制系统分成以下基本单元模块：倍频模块、鉴相 模块、计数模块、测速模块、时钟模块、电源模块、下载模块和FPGA芯片；且所述的倍频模 块、鉴相模块、计数模块、测速模块、时钟模块、电源模块、下载模块分别与FPGA芯片相连。 其中所述的转速值是通过检测T时间内旋转编码器输出的脉冲个数，又检测同一时间间隔 mm, 的高频时钟脉冲个数M2来确定转速《 = -^1，其中η为电机转速r/min;F为时钟脉冲频 率W1为检测时间T内正交编码器脉冲个数;M2为计数器在T时间间隔的脉冲编码个数；P为正交编码器转一圈所产生的脉冲数。 所述的A、B两相脉冲在一个周期内的四种变化状态分别是A脉冲上升沿，B脉冲 上升沿，A脉冲下降沿，B脉冲下降沿。 所述的鉴相模块是指利用FPGA芯片内部寄存器实时捕捉A相脉冲的上升沿，然后 判断B脉冲的状态；当捕捉到B脉冲的逻辑状态为0时，正交编码器正转，则伺服电机方向 为第一设定值，当捕捉到B脉冲的逻辑状态为1时，正交编码器反转，则伺服电机方向为第 二设定值；同时产生信号给FPGA芯片，FPGA芯片接收到信号后会启动倍频模块和计数模 块；所述的倍频模块用于捕捉A、B两相脉冲在一个周期内的四种变化状态，实现四倍频；所 述的计数模块是指利用第一设定值、第二设定值来进行加减运算得到当前计数值，当方向 为第一设定值时，前一次计数值加1，当方向为第二设定值时，前一次计数器值减1。 所述的第一设定值为01 ;所述的第二设定值为10 ; 所述的计数模块是指利用第一设定值、第二设定值来进行加减运算得到当前计数值， 当是A的上升沿并且方向信号为01，则正交编码器前一次计数值加1 ;当是A的下降沿并且 方向信号为10,则正交编码器前一次计数值减1 ;当是B的上升沿并且方向信号为01，则正 交编码器前一次计数值加1 ;当是B的下降沿并且方向信号为10,则正交编码器前一次计数 值减1。初次运行时FPGA芯片上电复位，计数器清零计数初始值为0。 本专利技术的有益效果是：本专利技术中的DSP芯片采用TI公司的TMS实现复杂算法控 制，是整个控制系统的核心。FPGA芯片型号为Altera公司的cyclon系列，FPGA作为一个 功能模块，主要负责采集正交编码器脉冲信号，得到计数值，在通过总线把得到的计数值送 到DSP芯片中，因为DSP芯片只有两路QEP模块，所以只能采集到两路信号，也就是只能控 制两路电机，现在很多行业中应用到的电机少则八九路，多则十六路，所以单个DSP芯片的 QEP模块根本满足不了目前应用需求，特别是在纺织行业中和机器手臂这些应用场合，所以 应用FPGA芯片把QEP模块的功能实现是非常有必要的，而且FPGA芯片管脚多，配置方便， 所以特别适合做这项功能。本专利技术的鉴相和计数模块采用了比以往更加精确的方法，克服 了计数不稳定变向时出现漏计数的问题，解决了现有技术的换向丢失脉冲计数的难题，有 效的提高了系统的稳定性和抗干扰性，提高了伺服电机的位置控制精度。 【专利附图】【附图说明】 图1是本专利技术的整体结构框图； 图2是本专利技术中编码器正转时相应的A、B两相脉冲状态示意图； 图3是本专利技术中编码器反转时相应的A、B两相脉冲状态示意图； 图4是本专利技术中鉴相、倍频、计数仿真后的波形图。 【具体实施方式】 实施例1 本实施例的，首先利用正交编码器跟随伺服电 机的转子同轴转动，其中所述伺服电机的转子转动的位置和速度由DSP芯片发送给伺服电 机的转动脉冲信号来提供，正交编码器跟随伺服电机同轴转动产生A、B两相频率相同、相 位相差90度正交脉冲，接着通过应用FPGA芯片使用硬件描述语言实时采集这两路脉冲，根 据A、B两相脉冲在一个周期内的四种变化状态对其进行鉴相和加减计数，然后FPGA芯片 把计算得到的计数值和转速值通过三总线传回DSP芯片中，DSP芯片根据先前发送给伺服 电机转动脉冲数与三总线传回的伺服电机实际计数值进行比对计算，补偿伺服电机的转动 实际误差，实现对伺服电机的闭环控制，从而控制伺服电机的正传或反转位置；其中所述的 转速值是通过检测T时间内旋转编码器输出的脉冲个数，又检测同一时间间隔的高频时钟 脉冲个数M2来确定转速η= 其中η为电机转速r/min;F为时钟脉冲频率;Mi为检测 时间T内正交编码器脉冲个数;M2为计数器在T时间间隔的脉冲编码个数；P为正交编码 器转一圈所产生的脉冲数。 所述的A、B两相脉冲在一个周期内的四种变化状态分别是A脉冲上升沿，B脉冲 上升沿，A脉冲下降沿，B脉冲下降沿。其中所述的FPGA芯片为总体控制核心，如图1所示， 把整个控制系统分成以下基本单元模块：倍频模块、鉴相模块、计数模块、测速模块、本文档来自技高网...

【技术保护点】
一种用于伺服电机位置控制的系统方法，其特征在于，包括如下步骤：首先利用正交编码器跟随伺服电机的转子同轴转动，其中所述伺服电机的转子转动的位置和速度由DSP芯片发送给伺服电机的转动脉冲信号来提供，正交编码器跟随伺服电机同轴转动产生A 、B两相频率相同、相位相差90度正交脉冲，接着通过应用FPGA芯片使用硬件描述语言实时采集这两路脉冲，根据A 、B两相脉冲在一个周期内的四种变化状态对其进行鉴相和加减计数，通过计数值运算出转速值，然后FPGA芯片把计算得到的计数值和转速值通过三总线传回DSP芯片中，DSP芯片根据先前发送给伺服电机转动脉冲数与三总线传回的伺服电机实际计数值进行比对计算，补偿伺服电机的转动实际误差，实现对伺服电机的闭环控制，从而控制伺服电机的正传或反转位置；其中所述的FPGA芯片为总体控制核心，把整个控制系统分成以下基本单元模块：倍频模块、鉴相模块、计数模块、测速模块、时钟模块、电源模块、下载模块和FPGA芯片；且所述的倍频模块、鉴相模块、计数模块、测速模块、时钟模块、电源模块、下载模块分别与FPGA芯片相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：张华，朱远建，
申请(专利权)人：浙江理工大学，
类型：发明
国别省市：浙江;33