在终端通信设备初始化中保持输入输出端状态稳定的电路制造技术

一种在终端通信设备初始化中保持输入输出端状态稳定的电路，用于具有GPIO模块的终端通信设备，该电路的输入端电性连接终端通信设备中的GPIO模块，输出端电性连接可控器件，该电路中的锁存器具有连接GPIO模块第二输入/输出信号的锁存使能端，连接GPIO模块第一输入/输出信号的控制端，输出信号给可控器件的输出端，第一下拉电阻串联锁存器的锁存使能端，在终端通信设备初始化过程中，将锁存使能端下拉为低电平，使锁存器执行锁存功能。本发明专利技术在终端通信设备升级后的初始化过程中，将终端通信设备的输入输出端的状态保持在升级前的状态不改变，不影响可控器件的状态，电路设计简单可靠，器件成本低，实现稳定性高，占用印刷电路板的面积小，功耗极低。

【技术实现步骤摘要】
在终端通信设备初始化中保持输入输出端状态稳定的电路
本专利技术涉及一种在终端通信设备初始化中保持输入输出端状态稳定的电路。
技术介绍
在终端通信设备升级(远程升级或者本地升级)后，通常需要对终端通信设备的整个系统做初始化(重启)，以完成升级后的重新加载。在终端通信设备初始化时，终端通信设备的I/o (输入/输出)端的输出状态可能会转变。比如:某终端通信设备的I/O端在正常工作时输出低电平，在初始化时输出高阻态，那么当该终端通信设备正常使用过程中进行升级，完成升级后终端通信设备会自动初始化，则该终端通信设备的I/o端的输出状态会由输出低电平变成输出高阻态。终端通信设备的I/o端控制着许多可控器件(包含继电器、电子开关、报警指示灯、电源芯片、时钟芯片、逻辑芯片等)的使能端(enable脚)，在很多情况下，希望可控器件仍然维持原先的状态不变，而I/O端输出状态的转变会引起I/O端所控制的可控器件的状态改变，这就会直接影响到该终端通信设备的I/O端实现的功能。
技术实现思路
本专利技术提供一种在终端通信设备初始化中保持输入输出端状态稳定的电路，可以在终端通信设备升级后的初始化过程中，将终端通信设备的输入输出端的状态保持在升级前的状态不改变，不影响可控器件的状态，电路设计简单可靠，器件成本低，实现稳定性高，占用印刷电路板的面积小，功耗极低。 为了达到上述目的，本专利技术提供一种在终端通信设备初始化中保持输入输出端状态稳定的电路，该电路用于具有GP1模块的终端通信设备，该电路的输入端电性连接所述的终端通信设备中的GP1模块，该电路的输出端电性连接终端通信设备中的可控器件；所述的保持输入输出端状态稳定的电路包含锁存器和电性连接该锁存器第一下拉电阻；所述的锁存器具有:锁存使能端，其接收所述的GP1模块的第二输入/输出信号；控制端，其接收所述的GP1模块的第一输入/输出信号；输出端，其电性连接所述的可控器件，该输出端输出信号给可控器件； 当锁存使能端为高电平时，锁存器处于解锁状态，输出端的输出随着控制端的变化而变化，当锁存使能端为低电平时，锁存器处于锁存状态，输出端的输出保持原始状态不变；所述的第一下拉电阻的一端电性连接锁存器的锁存使能端，第一下拉电阻的另一端接地，在终端通信设备初始化过程中，第一下拉电阻将连接第二输入/输出信号的锁存使能端下拉为低电平，使锁存器执行锁存功能，使输出端输出的输出信号保持原始状态不变。 所述的第一下拉电阻的阻值范围是IK Ω?10 ΚΩ。 所述的锁存器还具有:输出使能端； 当输出使能端为低电平时，锁存器正常工作。 所述的保持输入输出端状态稳定的电路还包含第二下拉电阻，该第二下拉电阻的一端电性连接锁存器的输出使能端，第二下拉电阻的另一端接地，所述的第二下拉电阻将输出使能端下拉为低电平，保持锁存器处于有效工作状态。 所述的第二下拉电阻的阻值范围是IK Ω?10 ΚΩ。 所述的锁存器还具有:接地端；电源端。 所述的保持输入输出端状态稳定的电路还包含电性连接锁存器的电源端的旁路电容。 本专利技术可以在终端通信设备升级后的初始化过程中，将终端通信设备的输入输出端的状态保持在升级前的状态不改变，不影响可控器件的状态，电路设计简单可靠，器件成本低，实现稳定性高，占用印刷电路板的面积小，功耗极低。 【附图说明】 图1是本专利技术的电路图。 【具体实施方式】 以下根据图1，具体说明本专利技术的较佳实施例。 如图1所示，本专利技术提供一种在终端通信设备初始化中保持输入输出端状态稳定的电路，该电路用于具有GP1 (General Purpose Input Output,通用输入/输出)模块的终端通信设备，该电路的输入端电性连接所述的终端通信设备中的GP1模块，该电路的输出端电性连接终端通信设备中的可控器件。 所述的GP1模块具有第一输入/输出信号端和第二输入/输出信号端，所述的第一输入/输出信号端输出第一输入/输出信号CPU_GP101,所述的第二输入/输出信号端输出第二输入/输出信号CPU_GP102。 所述的保持输入输出端状态稳定的电路包含锁存器Ul和电性连接该锁存器Ul的第一下拉电阻Rl。 所述的锁存器Ul要选用具有锁存使能端LE的锁存器，如图1所示，本实施例中，锁存器Ul的型号为74LVC1G373，所述的锁存器Ul具有六个引脚:第一引脚I为锁存使能端LE，其接收所述的GP1模块的第二输入/输出信号CPU_GP102 ；弟~■引脚2为接地端GND ；第三引脚3为控制端D，其接收所述的GP1模块的第一输入/输出信号CPU_GP101 ；第四引脚4为输出端Q，其电性连接所述的可控器件，该输出端Q输出信号SWITCH_CTL_0UT ；第五引脚5为电源端VCC ;第六引脚6为输出使能端0E。 当锁存使能端LE为高电平时，锁存器Ul处于解锁状态，输出端Q的输出随着控制端D的变化而变化，当锁存使能端LE为低电平时，锁存器Ul处于锁存状态，输出端Q的输出保持原始状态不变；当输出使能端OE为低电平时，锁存器Ul正常工作。 所述的第一下拉电阻Rl的一端电性连接锁存器Ul的锁存使能端LE,第一下拉电阻Rl的另一端接地，所述的第一下拉电阻Rl的阻值范围是IK Ω?10 K Ω ;在终端通信设备初始化过程中，GP1模块的状态可能会产生变化，此时第一下拉电阻Rl将连接第二输入/输出信号CPU_GP102的锁存使能端LE下拉为低电平，使锁存器Ul执行锁存功能，并且使输出端Q输出的输出信号SWITCH_CTL_0UT保持原始状态不变，此时无论GP1模块的第一输入/输出信号端CPU_GP101和第二输入/输出信号端CPU_GP102在初始化过程中是虚高电平、虚低电平或者高阻态，均不影响可控器件的原本输出状态。 所述的保持输入输出端状态稳定的电路还包含第二下拉电阻R2，该第二下拉电阻R2的一端电性连接锁存器Ul的输出使能端0E，第二下拉电阻R2的另一端接地，所述的第二下拉电阻R2的阻值范围是1ΚΩ?10 ΚΩ ;当输出使能端OE为高电平时，输出为高阻态，所述的第二下拉电阻R2将输出使能端OE下拉为低电平，保持锁存器Ul处于有效工作状态。 所述的保持输入输出端状态稳定的电路还包含电性连接锁存器Ul的电源端VCC的旁路电容Cl，具有滤波作用。 在终端通信设备初始化过程中，由于刚开始上电，电流较弱，GP1模块的第二输入/输出信号端CPU_GP102可以被第一下拉电阻Rl下拉为低电平，锁存使能端LE为低电平，锁存器Ul执行锁存功能，使输出端Q输出的SWITCH_CTL_0UT保持原始状态不变，当终端通信设备初始化完成后，终端通信设备正常工作，电压恢复正常，则终端通信设备可以控制GP1模块的第二输入/输出信号端CPU_GP102输出高电平，锁存使能端LE为高电平，锁存器Ul解锁。 所述的终端通信设备包含但不限于智能家居终端、10兆/100兆/1000兆速率的以太网交换机(10/100/100BASET-T Switch)、媒体转换器(Media converter)、光网络单元(0NU)、光网络终端(0ΝΤ)、数字用户线路调制解调器(XDSL modem)、可编程逻辑控制器(P本文档来自技高网...

【技术保护点】
一种在终端通信设备初始化中保持输入输出端状态稳定的电路，其特征在于，该电路用于具有GPIO模块的终端通信设备，该电路的输入端电性连接所述的终端通信设备中的GPIO模块，该电路的输出端电性连接终端通信设备中的可控器件；所述的保持输入输出端状态稳定的电路包含锁存器（U1）和电性连接该锁存器（U1）的第一下拉电阻（R1）；所述的锁存器（U1）具有：锁存使能端（LE），其接收所述的GPIO模块的第二输入/输出信号（CPU_GPIO2）；控制端（D），其接收所述的GPIO模块的第一输入/输出信号（CPU_GPIO1）；输出端（Q），其电性连接所述的可控器件，该输出端（Q）输出信号（SWITCH_CTL_OUT）给可控器件；当锁存使能端（LE）为高电平时，锁存器（U1）处于解锁状态，输出端（Q）的输出随着控制端（D）的变化而变化，当锁存使能端（LE）为低电平时，锁存器（U1）处于锁存状态，输出端（Q）的输出保持原始状态不变；所述的第一下拉电阻（R1）的一端电性连接锁存器（U1）的锁存使能端（LE），第一下拉电阻（R1）的另一端接地，在终端通信设备初始化过程中，第一下拉电阻（R1）将连接第二输入/输出信号（CPU_GPIO2）的锁存使能端（LE）下拉为低电平，使锁存器（U1）执行锁存功能，使输出端（Q）输出的输出信号（SWITCH_CTL_OUT）保持原始状态不变。...

【技术特征摘要】
1.一种在终端通信设备初始化中保持输入输出端状态稳定的电路，其特征在于，该电路用于具有GP1模块的终端通信设备，该电路的输入端电性连接所述的终端通信设备中的GP1模块，该电路的输出端电性连接终端通信设备中的可控器件； 所述的保持输入输出端状态稳定的电路包含锁存器(U1)和电性连接该锁存器(U1)的第一下拉电阻(R1)； 所述的锁存器(U1)具有: 锁存使能端(LE)，其接收所述的GP1模块的第二输入/输出信号(CPU_GP102)； 控制端(D)，其接收所述的GP1模块的第一输入/输出信号(CPU_GP101)； 输出端(Q )，其电性连接所述的可控器件，该输出端(Q )输出信号(SWITCH_CTL_OUT )给可控器件； 当锁存使能端(LE)为高电平时，锁存器(U1)处于解锁状态，输出端(Q)的输出随着控制端(D)的变化而变化，当锁存使能端(LE)为低电平时，锁存器(U1)处于锁存状态，输出端(Q)的输出保持原始状态不变； 所述的第一下拉电阻(R1)的一端电性连接锁存器(U1)的锁存使能端(LE)，第一下拉电阻(R1)的另一端接地，在终端通信设备初始化过程中，第一下拉电阻(R1)将连接第二输入/输出信号(CPU_GP102)的锁存使能端(LE)下拉为低电平，使锁存器(U1)执行锁存功能，使输出端(Q)输出的输出信号(SWITCH_CTL_OUT)保持原始状...

【专利技术属性】
技术研发人员：裴志刚，张艺阳，
申请(专利权)人：上海斐讯数据通信技术有限公司，
类型：发明
国别省市：上海;31