当前位置: 首页 > 专利查询>东南大学专利>正文

一种基于DLL的压控环振型两段式时间数字转换电路制造技术

技术编号:10938185 阅读:126 留言:0更新日期:2015-01-21 18:44
本发明专利技术公开了一种基于DLL的压控环振型两段式时间数字转换电路,被测时段的数字量化采用粗计数测量与细计数分辨相结合的TDC转换。压控延迟单元的延迟时间受延迟链中延迟单元的级数与DLL调控,在DLL控制下压控环振产生的高频稳定时钟驱动多位伪随机序列LFSR计数,实现粗计数测量功能。高段粗计数TDC承担扩展转换量程的作用;与此同时,采用DLL调制的N级压控延迟环震荡结构,通过对环路中各节点均匀分布的相位分辨实现对粗测量TDC量化误差时间的细量化,从而提高量化精度。为兼顾降低面积与减小数据误码的共同要求,低段TDC采用内置的同频冗余译码处理方式。

【技术实现步骤摘要】

【技术保护点】
一种基于延迟链锁相环控制的两段式数字时间转换器,其特征在于:包括基于时钟周期相位分辨的低段可配置环振TDC、高段计数型TDC、延迟链锁相环、译码电路以及锁存器;所述低段可配置环振TDC包括由N级延迟单元构成的压控环振单元,所述高段计数型TDC包括多位伪随机序列LFSR计数器;所述延迟链锁相环接外部参考时钟,所述压控环振单元的延迟时间通过所述延迟链锁相环和压控环振单元的延迟单元级数调控,所述压控环振单元输出高频时钟驱动所述多位伪随机序列LFSR计数器对待测时间进行测量得到高段计数值;所述N级延迟单元构成的2N个多相位节点状态经过所述译码电路进行同频冗余译码处理,在待测时间的Stop信号到来时,所述锁存器用于对译码器输出值进行锁存后得到低段计数值,所述锁存器将所述低段计数值以及Stop信号到来时的高段计数值进行串行输出。

【技术特征摘要】

【专利技术属性】
技术研发人员:吴金宋科畅灵库姚群孙东辰郑丽霞孙伟锋高新江张秀川
申请(专利权)人:东南大学
类型:发明
国别省市:江苏;32

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1