一种电压补偿振荡器电路制造技术

本发明专利技术涉及模拟集成电路技术领域，具体为一种电压补偿振荡器电路，其振荡频率受电源电压影响较小，提高振荡频率的精度，其包括NMOS管N4、电阻R3、多个延迟单元，电阻R3一端连接NMOS管N4的漏端，NMOS管N4的漏端和栅端相连后连接多个延迟单元，多个延迟单元连接成一个环形，NMOS管N4的源端接地，其特征在于，其还包括电阻R2和PMOS管P2，电阻R2一端连接电源VDD，电阻R2另一端连接电阻R3另一端、PMOS管P2的源端，PMOS管的栅端连接NMOS管N4的漏端，PMOS管P2的漏端接地。

【技术实现步骤摘要】
一种电压补偿振荡器电路
本专利技术涉及模拟集成电路
，具体为一种电压补偿振荡器电路。
技术介绍
模拟集成电路设计中常用到振荡器电路，一种振荡器电路的涉及如图1所示，其中电阻Rl和N型MOS晶体管NI组成偏置电压产生电路，在NMOS管的栅端和漏端连接处产生偏置电压NBias，偏置电压NBias连接到数个延迟单元，这些延迟单元连接成一个环形，保持振荡状态。延迟单元的个数可以根据设计需求选择，保证延迟单元组成的环路能够振荡，且振荡频率满足要求即可。NBias电压可以控制延迟单元的延迟时间，从而控制整个环形延迟单元的振荡频率。但是这种电路的缺点是振荡频率容易受到电源电压的影响，当电源电压VDD变高时，偏置电压NBias也会变高，从而使延迟单元变小，振荡频率变快，影响了振荡频率的精度。
技术实现思路
为了解决上述问题，本专利技术提供了一种电压补偿振荡器电路，其振荡频率受电源电压影响较小，提高振荡频率的精度。 其技术方案是这样的:一种电压补偿振荡器电路，其包括NMOS管N4、电阻R3、多个延迟单元，所述电阻R3 —端连接所述NMOS管N4的漏端，所述NMOS管N4的漏端和栅端相连后连接多个所述延迟单元，多个所述延迟单元连接成一个环形，所述NMOS管N4的源端接地，其特征在于，其还包括电阻R2和PMOS管P2，所述电阻R2 —端连接电源VDD，所述电阻R2另一端连接所述电阻R3另一端、所述PMOS管P2的源端，所述PMOS管的栅端连接所述NMOS管N4的漏端，所述PMOS管P2的漏端接地。 其进一步特征在于，所述延迟单元包括三个，分别为第一延迟单元、第二延迟单元、第三延迟单元，所述第一延迟单元的输出端连接第二延迟单元的输入端，所述第二延迟单元的输出端连接第三延迟单元的输入端，所述第三延迟单元的输出端连接第一延迟单元的输入端，所述第三延迟单元的输出端为振荡频率输出端；所述延迟单元包括反相器II，所述反相器Ii的输入端为所述延迟单元的输入端，所述反相器Il的输出端分别连接PMOS管Pl的栅端、NMOS管N3的栅端，所述PMOS管Pl的源端连接电源VDD，所述PMOS管Pl的漏端与所述NMOS管N3的漏端相连后连接电容Cl 一端、反相器12的输入端，反相器12的输出端为所述延迟单元的输出端，所述电容Cl另一端接地，所述NMOS管N3的源端连接NMOS管N2的漏端，所述NMOS管N2的源端接地、栅端连接所述NMOS管N4的栅端和漏端。 采用本专利技术的电路后，当电源电压VDD升高时，PMOS管P2流过的电流也会增大，这个电流在电阻R2上产生的压降增大，从而减小电阻R3及NMOS管N4上的电压增大幅度，减小了偏置电压NBias的增大幅度，因此振荡器震荡频率受电源电压的影响变小，提高振荡频率的精度。 【附图说明】 图1为现有技术电路示意图；图2为本专利技术电路不意图；图3为本专利技术中延迟单元电路示意图。 【具体实施方式】 见图2，图3所示，一种电压补偿振荡器电路，其包括电阻R2，电阻R2 —端连接电源VDD，电阻R2另一端连接PMOS管P2的源端、电阻R3 —端，电阻R3另一端和PMOS管P2的栅端相连后连接NMOS管N4的漏端，NMOS管N4的栅端和漏端相连后连接多个延迟单元，多个延迟单元连接成一个环形，PMOS管P2的漏端、NMOS管N4的源端分别接地；延迟单元包括三个，分别为第一延迟单元、第二延迟单元、第三延迟单元，第一延迟单元的输出端连接第二延迟单元的输入端，第二延迟单元的输出端连接第三延迟单元的输入端，第三延迟单元的输出端连接第一延迟单元的输入端，第三延迟单元的输出端为振荡频率输出端；延迟单元包括反相器II，反相器Il的输入端为延迟单元的输入端，反相器Il的输出端分别连接PMOS管Pl的栅端、NMOS管N3的栅端，PMOS管Pl的源端连接电源VDD，PMOS管Pl的漏端与NMOS管N3的漏端相连后连接电容Cl 一端、反相器12的输入端，反相器12的输出端为延迟单元的输出端，电容Cl另一端接地，NMOS管N3的源端连接NMOS管N2的漏端，NMOS管N2的源端接地、栅端连接NMOS管N4的栅端和漏端。本文档来自技高网...

【技术保护点】
一种电压补偿振荡器电路，其包括NMOS管N4、电阻R3、多个延迟单元，所述电阻R3一端连接所述NMOS管N4的漏端，所述NMOS管N4的漏端和栅端相连后连接多个所述延迟单元，多个所述延迟单元连接成一个环形，所述NMOS管N4的源端接地，其特征在于，其还包括电阻R2和PMOS管P2，所述电阻R2一端连接电源VDD，所述电阻R2另一端连接所述电阻R3另一端、所述PMOS管P2的源端，所述PMOS管的栅端连接所述NMOS管N4的漏端，所述PMOS管P2的漏端接地。

【技术特征摘要】
1.一种电压补偿振荡器电路，其包括NMOS管N4、电阻R3、多个延迟单元，所述电阻R3一端连接所述NMOS管N4的漏端，所述NMOS管N4的漏端和栅端相连后连接多个所述延迟单元，多个所述延迟单元连接成一个环形，所述NMOS管N4的源端接地，其特征在于，其还包括电阻R2和PMOS管P2，所述电阻R2 —端连接电源VDD，所述电阻R2另一端连接所述电阻R3另一端、所述PMOS管P2的源端，所述PMOS管的栅端连接所述NMOS管N4的漏端，所述PMOS管P2的漏端接地。2.根据权利要求1所述的一种电压补偿振荡器电路，其特征在于，所述延迟单元包括三个，分别为第一延迟单元、第二延迟单元、第三延迟单元，所述第一延迟单元的输出端连接第二延迟单元的输入端，所述第二延迟...

【专利技术属性】
技术研发人员：童红亮，陈涛，李兆桂，
申请(专利权)人：无锡普雅半导体有限公司，
类型：发明
国别省市：江苏;32